在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
收起/展开 收藏本版 (135) |订阅

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 1 |主题: 30029|排名: 9 

讨论区只允许讨论交流不允许上传资料,更不允许任何形式的灌水!
公告 公告: 存算一体芯片(忆阻器)发展与测试挑战|4月12日直播报名(免费) jackzhang 2024-3-21    
[解决] Verdi打开filelist问题 kyaaaa 2024-1-10 4292 kyaaaa 2024-1-10 17:23
[解决] 代码综合以后,资源没有or 不显示是什么原因 attach_img 西西在冰城 2024-1-10 0310 西西在冰城 2024-1-10 10:55
[解决] Verdi可以不通过vcs编译直接看code吗 kyaaaa 2024-1-9 2371 kyaaaa 2024-1-9 20:39
[解决] 模拟集成电路设计视频 liuhuanjunfly 2023-4-28 0967 liuhuanjunfly 2023-4-29 11:30
[解决] code有时序考虑吗? liuhuanjunfly 2023-4-28 31060 gerry1512 2023-5-9 21:52
[解决] vcs反标率如何查看 attachment freemanhans 2023-2-1 81842 yss_pku 2024-1-3 16:51
[解决] FPGA工程师工资怎么样? attach_img chop147 2022-11-28 31141 chop147 2022-12-1 15:35
[解决] MP5652(A10)核心板用户手册及使用说明 attach_img chop147 2022-11-11 01233 chop147 2022-11-11 17:59
[解决] uvm 对象定义 新人帖 hefuzhang 2022-10-22 01109 hefuzhang 2022-10-22 10:13
[解决] dft 产atpg pattern时,需要的sdc 23343woaiic 2022-9-21 21349 greatao 2022-11-21 15:43
[解决] dft 后仿所需的sdc 23343woaiic 2022-9-20 51666 mgc455 2022-11-10 10:12
[解决] 求助ubuntu安装vsc、verdi attach_img chrispood 2022-9-6 81425 freemanhans 2022-9-7 17:38
[解决] 关于Design Compiler 输出指定版本sdf文件 新人帖 attach_img shawnmicheals 2022-8-1 31262 0_hila_0 2024-1-15 14:38
[解决] 提问一个Cadence virtuoso算器函数的功能。 新人帖 attach_img 呼哈啦 2022-7-18 61956 HL321 2022-8-8 11:06
[解决] 谁能帮忙提供一下下面paper和书籍的pdf文档 attachment fhy420462303 2022-7-13 41265 fhy420462303 2022-7-14 17:36
[解决] 关于FPGA向外部芯片提供时钟的问题 rv_1101 2022-6-29 51177 Love24 2022-6-30 14:05
[解决] 如何在linux上打开modelsim。 N3C 2022-5-27 01120 N3C 2022-5-27 09:45
[解决] 1111111111111 - [阅读权限 255] 851018986 2022-5-13 1208 xbwpc 2022-5-13 22:25
[解决] ISE 14.7 无法启动:segmentation fault (code dump) fengbohan1 2022-5-1 01315 fengbohan1 2023-10-15 11:14
[解决] Vivado多模块仿真时设置顶层模块不起作用 attach_img PayPal 2022-3-5 01618 PayPal 2022-3-5 10:55
[解决] 招聘兼职spyglass方向讲师 wang19871001 2021-12-27 11273 w819161899 2021-12-28 16:44
[解决] vivado DDR control 仿真 fengbohan1 2021-12-16 31596 smarthb 2021-12-20 18:00
[解决] TCL脚本运行的问题 踟蹰的天 2021-12-12 01559 踟蹰的天 2021-12-12 19:45
[解决] 非顶层模块端口能否添加物理管脚约束 attach_img  ...2 fengbohan1 2021-12-8 112628 fengbohan1 2021-12-9 22:14
[解决] 我的calibre有license求助! attach_img RCuser 2021-12-3 41808 kk2009 2021-12-7 06:50
[解决] 【菜鸟提问】Verilog头文件没有效果 attach_img  ...2 踟蹰的天 2021-11-23 153426 踟蹰的天 2021-11-26 23:22
[解决] vivado 综合卡住 fengbohan1 2021-11-12 52093 ahmad.reda2019 2022-3-1 20:51
[解决] $readmemh 函数可以综合吗 attach_img fengbohan1 2021-11-3 52326 fengbohan1 2021-11-3 17:13
[解决] 多spi并行采样问题 attach_img rv_1101 2021-10-21 51640 rv_1101 2021-10-22 13:45
[解决] 设计达人看过来,无穷序列状态编码问题 attach_img randolpha 2021-6-24 41484 randolpha 2021-6-29 18:55
[解决] FPGA 管脚输入高电平,但是检测不到 fengbohan1 2021-6-4 31434 西西在冰城 2021-6-8 10:04
[解决] 新人求助,AXI4 lite 主机必须先写后读吗?如果只想读不想写怎么办?需要自己添加使能? 新人帖 attach_img crushedegg 2021-5-13 21422 crushedegg 2021-5-13 11:25
[解决] 求DW_axi_gm pdf文档资料 attachment  ...23 classfor 2020-10-22 225465 goodluckming 2024-3-21 17:42
悬赏 [解决] 请问Vivado能否使用类似Quartus的虚拟引脚功能(Virtual Pin) - [已解决] yishuad 2020-7-13 33483 luowentao 2020-7-13 17:24
[解决] 项目外包:用FPGA实现DP接口转eDP接口 attachment  ...2 fzfh1219 2020-5-25 125930 潛龍勿用 2023-9-25 22:22
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-29 00:33 , Processed in 0.018507 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块