EETOP 创芯网论坛 (原名:电子顶级开发网)

便捷登录,只需一步

找回密码

  登录   注册  

快捷导航
搜帖子
第三代半导体技术资料|下载奖励300信元
收起/展开 收藏本版 (39) |订阅

FPGA/ASIC/IC前端设计 今日: 5 |主题: 27005|排名: 7 

讨论区只允许讨论交流不允许上传资料,更不允许任何形式的灌水!
[解决] RedHat rhel 6.7 firefox 启动不了。报错: /usr/lib64/libxul.so: undefined symbol: PL_SizeOfArenaPoolExcludingPool 新人帖 zjmcc 2020-4-30 1240 qptom 2020-7-4 10:21
[解决] 项目外包:用FPGA实现DP接口转eDP接口 attachment fzfh1219 2020-5-25 2355 dodoee 2020-6-29 11:54
[解决] DVE打开以后出现乱码 attach_img songzijian87 2018-8-16 61199 songzijian87 2020-6-28 01:42
[解决] 关于近期synopsys工具license即将过期的解决办法 新人帖 attachment  ...23456 Double_YY 2019-12-14 507569 关森陌 2020-6-12 16:15
[解决] synopsys安装心得 新人帖 zengyu2019 2019-12-12 4917 luoxianliang 2020-6-8 10:21
[解决] 基于FPGA高精度TDC设计 attachment digest  ...23456..7 coyoo 2013-2-18 6119528 henry_sz 2020-5-5 18:31
[解决] RedHat rhel 6.7 firefox 启动不了,报错: /usr/lib64/libxul.so: undefined symbol: PL_SizeOfArenaPoolExcludingPool zjmcc 2020-4-30 0185 zjmcc 2020-4-30 15:52
[解决] 解决VCS 2016.03仿真Stack trace follows attachment  ...2 Jerry张 2018-1-5 144529 星垂晓雾 2020-3-26 21:23
[解决] 关于synopsys的scl 11.4在ubuntu10.04中的安装问题  ...2 daileyu 2013-6-3 143110 Traviss 2020-3-6 13:14
[解决] ISE14.3License破解步骤以及解决Win8不兼容的问题 attachment  ...23 xiaoyuer598 2014-4-4 297711 zhang9yeah 2020-2-19 01:24
[解决] pt lab “填坑” 说明 脚步足迹 2018-8-23 7907 燕南飞 2020-1-7 16:50
[解决] Verdi查看波形时,某些信号(比如FIFO的寄存器信号)加不进去?  ...2 华胥之国 2019-8-2 122205 xiaojia102003 2019-9-27 17:53
[解决] 在RHEL5.4上安装成功Design Compiler 200809 现在给大家分享下 attachment agree  ...23456..11 wadezhu 2010-5-2 10719652 mnp55 2019-7-18 21:44
[解决] 如何在vcs文件中产生.vcd格式的文件 wu_xiaolin_110 2010-10-25 76096 anlizan 2019-5-31 10:06
[解决] synplify 不用暴力 破解 crack attach_img  ...23456..7 woai2020 2015-5-20 6013355 gyong22 2019-5-29 14:01
[解决] Quartus16.0 prime 工具下载及破解 attachment huzhao87 2017-4-21 11460 robber666 2019-5-17 14:11
[解决] Guideline to update constraint for subsystem Prasath 2019-4-30 1228 yoyo1234 2019-4-30 16:21
[解决] 们!求帮助看看吧,关于modeolsim仿真问题 tangyutao 2019-4-23 0256 tangyutao 2019-4-23 18:54
[解决] 提供全套以太网解决方案适用于ASIC和FPGA woai2020 2019-4-12 3358 zlmailbox2000 2019-4-13 15:12
[解决] win7 ubuntu11.04双系统上成功安装synopsys DesignCompiler2008.09及相关软件  ...23456..9 caoshangfei 2011-9-12 8429178 kiwis_ma 2019-3-20 21:30
[解决] emmc 成熟设计 222zhumingming 2018-12-23 1669 cintasayang 2019-2-27 22:25
[解决] 承接fpga项目,本科和研究生毕业设计 沛凝一鸣 2018-3-1 61491 ranqi 2019-2-23 20:25
[解决] 关于DC综合工具DFT设计的一些探讨和疑问 西门电工 2019-1-17 1647 kk2009 2019-1-31 05:51
[解决] 请问Verilog中的这个问题怎么处理?只能仿真不能综合. 冈崎君 2018-12-24 9876 iceinsky 2019-1-3 13:42
[解决] 关于网表仿真的一些探讨和疑问 西门电工 2018-12-25 2936 西门电工 2018-12-25 20:22
[解决] 同步多时钟综合问题  ...2 eda—wdy 2015-9-30 152255 Andy126 2018-12-24 14:01
[解决] 使用FPGA测试USB1.1的枚举 新嘴小王安子 2018-11-21 1564 ayamitek 2018-12-1 00:14
[解决] 关于win10无法设置".v"文件默认打开方式为Vim的问题 attachment wownga 2018-11-25 0436 wownga 2018-11-25 21:12
悬赏 [解决] 数字锁相环稳定性判据的推导 - [悬赏 20 信元资产] user123random 2018-11-22 0559 user123random 2018-11-22 18:09
[解决] mc8051求教 attachment wjj145 2010-5-17 52045 jeffej 2018-11-19 21:00
[解决] RGB LED内嵌驱动芯片项目,请有兴趣的联系我,微信:y949923367 attachment samwell 2018-3-2 11111 吴静生 2018-11-16 14:17
[解决] extract dwc for free qq993350321 2018-11-3 0446 qq993350321 2018-11-3 19:39
[解决] 数字IC 普雅花 2017-9-4 3914 Asura_dp 2018-9-4 18:17
[解决] 安装DC时遇到的一些问题及个人解决方法 蒋哈哈哈哈 2018-5-30 1987 蒋哈哈哈哈 2018-5-30 16:26
[解决] verd2011.01(LINUX)的波形颜色 不能改变-------解决办法 mz916 2018-5-10 11117 lover2012 2018-5-16 09:14
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐上一条 /2 下一条

关闭

小黑屋| 关于我们| 联系我们| 在线咨询 |  EETOP 创芯网 ( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2020-7-14 12:00 , Processed in 0.101259 second(s), 9 queries , Gzip On, Redis On.

Powered by Discuz! X3.4

© 2001-2017 Comsenz Inc.

返回顶部 返回版块