数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 4 |主题: 30071|排名: 12

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

讨论区只允许讨论交流不允许上传资料，更不允许任何形式的灌水！

12 3 4 5 6 / 6 页下一页

新窗已解决悬赏最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


[求助] Vivado的debug core怎么用？ - [已解决] ...2 3 4 5	linghuqiubai 2015-5-27	4757267	Emmet_73 2023-12-5 21:45
[求助] 小弟本科集成电路专业，现在面临选择数字ic设计前端和后端的方向选择，求指教 - [已解决] ...2 3 4 5	ch_5588 2010-12-13	5023292	tangyuxiang 2016-6-29 23:38
[求助] FPGA里的管脚分配中的DQ，DQS，VREF等等都是什么东西？ - [已解决]	箜篌 2011-10-8	319954	箜篌 2011-10-10 10:31
[资料] 求电子书【ModelSim电子系统分析及仿真】 - [已解决] ...2 3	xcrabx77 2012-11-26	2419603	yuanpin318 2018-11-22 21:32
[求助] 吞吐率应该怎么算 - [已解决] ...2	larlyii 2012-5-20	1415464	larlyii 2012-8-2 09:28
[求助] 关于FPGA的时钟buffer - [已解决] ...2	linghuqiubai 2015-5-18	1613665	小白9001 2019-2-13 13:58
[求助] DC综合后的VCS后仿真命令怎么写，需要添加哪些库？ - [已解决]	kekeguda 2013-12-21	913587	sugarlovestudy 2022-8-8 11:07
[求助] 求助<Verilog数字VLSI设计教程>lab中的工艺库及DC软件设置 - [已解决] ...2 3 4	sunshine7706 2013-10-9	3311780	kamalnasir 2019-9-11 00:21
[求助] 应届硕士offer选择华为-比特大陆-oppo - [已解决] ...2 3	乱了节奏 2019-10-12	2111180	StephenChan 2020-8-25 13:47
[求助] windows下使用debussy求助 - [已解决] ...2 3	gg9132qq 2011-12-4	2210919	永远的牛虻 2015-10-29 09:43
[求助] 新手请教FPGA端SRIO的自环测试 - [已解决] ...2	hqlingo 2016-11-22	1710050	xiaochang1 2020-2-12 16:12
[求助] Spartan6的FPGA高温下容易导致FPGA出问题，但是正常室温下就没有问题 - [已解决] ...2 3	wydxxzj@163.com 2018-4-10	219670	wydxxzj@163.com 2018-5-11 22:16
[求助] 不知道如何在设计中例化io_pad - [已解决] ...2 3 4 5	郑伟 2021-11-17	449207	xiaoyuIC 2023-11-10 11:58
[求助] 大佬们，华为CBG终端芯片业务部数字IC岗怎么样啊 - [已解决] ...2	swsr123 2020-11-30	149097	couldnothelp 2021-1-26 14:55
[原创] 求帮助 FPGA 四输入和六输入查表法的性能 - [已解决] ...2	飞翔的鱼儿 2013-9-28	128912	greenwindstudio 2013-10-8 20:37
[求助] quartus ii 工程打开出现问题，求指教？？？ - [已解决]	hitmahao 2014-9-21	58668	hitmahao 2014-9-23 11:04
[求助] 关于FPGA复位信号的几个问题 - [已解决] ...2	linghuqiubai 2015-6-9	148570	higoogle 2015-6-28 17:43
[求助] 跪求文档《DWC_pcie_ctl_dm_databook》 - [已解决] ...2 3	IC.Michael 2020-1-10	217843	peinsc 2024-1-3 09:10
[求助] mcs文件烧入flash - [已解决] ...2 3	风起云涌66 2016-5-3	227448	风起云涌66 2016-5-10 09:09
[求助] SGDC 约束应该怎么写呀 - [已解决] ...2	ty_xiumud 2021-8-20	147330	小兔子宝宝哒 2023-11-29 10:50
悬赏求edacn的邀请码 - [已解决]	johnsonni 2007-11-25	87223	sagegao 2010-6-8 12:27
[求助] 悬赏：数字抽取滤波器进行滤波后出现中心电平偏移 - [已解决] ...2	心向远方 2018-6-8	207020	jason_vip1 2024-1-4 17:51
[求助] vcs仿真xilinx的IP - [已解决]	fengzhepianzhou 2014-8-5	106925	MrKangXiang 2021-10-14 21:44
[求助] OFFSET IN约束不满足，应该如何处理 - [已解决]	fanny_haiyun 2014-8-7	106791	typen 2016-4-29 10:31
[求助] M0 系列MCU wafer 功能测试原理 - [已解决] ...2	wrhwindboy 2018-6-10	176635	courageheart 2021-7-24 11:14
[求助] 怎么让计数器不循环？各位都用什么方法？ - [已解决] ...2	lbz053273 2014-6-25	166622	lbz053273 2014-7-3 08:35
[求助] 安装Vivado2015.4，解压后点击xsetup.exe没反应，怎么办？ - [已解决]	yongbinguo 2017-2-20	56458	奔跑的小乌龟 2017-7-14 14:45
[讨论] 奇葩问题：SV里怎么简化定义多bit信号的代码长度 - [已解决] ...2	cmgit 2015-10-29	176096	南宫恨 2015-11-4 08:46
[求助] systemverilog 中如何调用系统时间，不是仿真时间 - [已解决]	xiongzhh 2016-3-16	96012	syjuang@123 2020-2-25 09:10
[求助] 关于反正弦函数的ASIC实现 - [已解决]	cmgit 2011-6-30	75844	cmgit 2011-7-1 17:11
[求助] altera的FPGA管脚默认设置为2.5v电平但实测是3.3V - [已解决]	bush009 2016-11-23	35780	zhangbinsniper 2016-11-26 10:40
[求助] 双沿触发可否取代，双沿触发的影响？ - [已解决] ...2	高瞻forever 2015-3-13	145677	高瞻forever 2016-11-2 14:24
[求助] 急急急！！请教大虾怎么把这个Verilog 语言改写成VHDL语言?!程序的作用是什么啊？！ - [已解决] ...2	kscc0202121 2010-4-29	155613	kscc0202121 2010-5-10 08:50
[求助] io综合出现违例和警告 - [已解决] ...2 3	郑伟 2021-11-23	215468	smarthb 2021-12-3 14:43
[求助] 做DC综合时出现Error: Width mismatch on port - [已解决]	SuperLYL 2020-4-21	65435	tjz1127 2024-2-22 10:27

12 3 4 5 6 / 6 页下一页

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 4 |主题: 30071|排名: 12

快速发帖

站长推荐 /3