数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 27 |主题: 30076|排名: 8

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

讨论区只允许讨论交流不允许上传资料，更不允许任何形式的灌水！

12 3 4 5 6 7 8 9 10 ... 489 / 489 页下一页

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


[求助] 该学哪门语言？SystemVerilog VS SystemC ...2 3 4 5 6..26	albe2t 2011-11-22	255131043	yuanpin318 4 天前
[求助] 华为海思&MTK&龙芯&华芯通&上海复旦微电子&高拓迅达 ...2 3 4 5 6..18	komatsu001 2016-10-27	175111382	Trlest 昨天 09:44
[求助] 再次遇到奇怪的问题：FPGA板子上的晶振振幅下降，导致fpga不工作。	qd0090 2011-6-10	864430	qd0090 2011-6-14 10:13
[求助] Vivado的debug core怎么用？ - [已解决] ...2 3 4 5	linghuqiubai 2015-5-27	4757426	Emmet_73 2023-12-5 21:45
[求助] verilog中if else和case语句有什么区别？ ...2 3 4 5 6..7	MohanGrace 2013-4-26	6343536	yasimi 2023-10-26 09:34
[求助] 异步时钟域,快向慢用什么方法?慢向快? ...2 3 4 5 6..7	ll72427 2012-8-31	6937609	justshuashua 2021-4-21 16:11
[求助] modelsim中# Error loading design如何查看出错原因	obgnahs 2012-6-21	836597	seth781500 2015-7-31 17:49
[求助] 求教DEMOS和LDMOS的工作原理 ...2 3 4 5 6	seuzhangrui 2013-9-1	5135939	神采-飞扬 2024-4-2 18:15
[求助] 求教:XILINX:DDR3 IPCORE--MIG ...2 3 4 5 6..7	曾经擦肩 2012-3-13	6335253	ControllerA 2017-5-6 17:34
[求助] 求助，linux下modelsim license的问题 ...2 3 4 5 6..7	terrylizi 2010-1-23	6935224	bahramrn 2023-11-7 00:34
[求助] verilog的always块内多个if else语句执行顺序问题 ...2 3	flyamo 2013-4-15	2133954	Dontcare 2019-9-10 09:42
[求助] FPGA+外部PHY+SFP光口问题 ...2 3 4 5 6..7	saigu 2015-7-15	6832146	seupenn 2023-5-10 17:11
[求助] 急求verilog编译错误” declaring global objects is a SystemVerilog feature“ ...2 3	inet2012 2011-12-1	2032080	hahalucky 2015-3-25 16:40
[求助] EFUSE在干什么用的？和OTP又有什么关系? ...2	109010118 2015-4-1	1431766	Wade_ 2023-11-3 17:42
[求助] 时序约束常识问题 ...2	菜鸟学习fpga 2022-6-15	1131264	黑桃ACE 2022-6-21 21:37
[求助] Verilog testbench如何寫?? ...2 3 4 5 6..15	chiu123 2010-7-18	14929133	justfigo 2015-10-7 10:48
[求助] verilog定义reg时的初值问题 ...2	toneytang 2012-9-17	1327283	tx00044011 2012-9-18 21:25
[求助] MOS管的源级漏极区别 ...2	HADIST 2013-4-22	1327040	醉逍遥642 2015-11-24 18:23
[求助] 如何将50MHZ的时钟精确分频为1HZ ...2	jefby 2012-10-23	1226934	IceXmas 2012-10-26 09:19
[求助] 求助~~~~~后仿如何在testbench里加入sdf文件，也就是反标问题啦 ...2 3	Cadence—IC 2013-5-21	2926520	bai252003 2021-9-26 11:07
[求助] 关于PLL的输入时钟与输出时钟相位的关系 ...2 3	gzdy 2014-6-6	2126546	我想不够高 2023-4-28 23:25
[求助] DDR3 Read Leveling ...2 3 4	linghuqiubai 2014-10-22	3426113	珊瑚ang 2021-9-8 11:57
[求助] verilog HDL 里pullup.pulldown怎么用的? ...2	jimmy817 2015-3-10	1025023	uiwjyb 2018-12-27 19:43
[求助] PCIE中，Legacy Endpoint和Legacy Interrupts分别是什么意思啊？ ...2	prototyping 2013-9-30	1224910	sleeplessvenus 2016-10-20 19:57
[求助] 怎样用verilog实现纯数字的倍频电路？ ...2	orientview 2011-11-17	1324732	gothlinking 2018-12-4 13:37
[求助] 综合时总是出现Warning: Output pins are stuck at VCC or GND ...2	江南炊烟 2013-7-11	1224301	zchdsp 2018-10-29 17:51
[求助] Quartusii无法生成sof文件，pof文件存在 ...2	赏月人 2012-11-9	1624168	samwell 2018-1-24 10:43
[求助] 一道ASIC设计笔试题，求大神 ...2 3 4 5 6..9	超群天晴 2012-10-29	8924080	rlatnrud0310 2013-5-15 02:23
[求助] FPGA实现UDP/IP协议 ...2 3 4 5 6	yanqiang231 2012-9-6	5323998	stream303 2017-12-22 17:23
[求助] e指数和对数的verilog实现 ...2 3 4 5 6	zhangbinbin92 2014-8-6	5023587	是嘉人啦 2024-1-4 15:24
[求助] 本科进华为海思能干嘛。。。 ...2 3 4 5 6	thanksoar 2011-9-7	5123583	CC长兴 2014-11-25 22:36
[求助] 小弟本科集成电路专业，现在面临选择数字ic设计前端和后端的方向选择，求指教 - [已解决] ...2 3 4 5	ch_5588 2010-12-13	5023432	tangyuxiang 2016-6-29 23:38
[求助] SD卡的初始化过程 ...2 3 4 5 6	dabenzhong 2012-5-14	5523338	新嘴小王安子 2018-12-21 15:48
[求助] .cshrc文件是干嘛的？ ...2 3	朱鹮2011 2015-8-3	2323223	夏尔 2024-1-12 10:16
[求助] Verilog中TASK是不是只有组合逻辑时才可以综合？ ...2 3 4	cleocss 2010-8-14	3723201	fzm2152 2018-5-8 15:20

12 3 4 5 6 7 8 9 10 ... 489 / 489 页下一页

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 27 |主题: 30076|排名: 8

快速发帖

站长推荐 /3