在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
收起/展开 收藏本版 (135) |订阅

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 15 |主题: 30032|排名: 9 

讨论区只允许讨论交流不允许上传资料,更不允许任何形式的灌水!
公告 公告: 存算一体芯片(忆阻器)发展与测试挑战|4月12日直播报名(免费) jackzhang 2024-3-21    
投票 [讨论] 作为IC设计的你,实际coding的时间占你工作时间的多少?  ...2 Mr.F_zyd 2023-10-18 152943 weimej33 6 小时前
投票 [讨论] 数字设计的你们都在用什么编辑器做coding呢 新人帖 attachment  ...2 茶艾 2023-11-22 201816 JFeng.v 7 小时前
[讨论] 求问eMMC的tuning问题 New scutlee 16 小时前 166 nirvana_pear 7 小时前
投票 [讨论] 对于1bit信号,例如复位信号取反,使用 ~ 还是 !  ...2345 PayPal 2022-7-22 447803 kilua516 昨天 17:49
[讨论] DDR的AXI接口 New scutlee 6 天前 2123 levan000 昨天 09:10
[讨论] DDR颗粒的spec scutlee 2024-3-2 4215 a582134530 昨天 08:28
[讨论] 访问DDR如果要跨越4K地址呢 New scutlee 前天 22:35 068 scutlee 前天 22:35
[讨论] 做矿机芯片的好跳槽么?? scutlee 2024-3-17 8396 scutlee 前天 21:28
[讨论] USB/PCIe/SerDes/MIPI/DDR/HBM交流~ 新人帖 桃灰灰 2024-3-8 4265 a582134530 前天 09:04
[讨论] DDR的命令调度遵循什么原则?? New scutlee 6 天前 1103 a582134530 前天 09:01
[讨论] DDR 的ECC能纠正单bit错误,那么多bit错误呢 New scutlee 6 天前 7210 a582134530 前天 08:59
[讨论] DRAM cell 到底有多大?? New scutlee 3 天前 1109 A1985 3 天前
[讨论] DDR 怎么时序约束 New scutlee 6 天前 3125 jinfeier 3 天前
[讨论] DDR PHY的clock latency有什么要求不?? New scutlee 6 天前 077 scutlee 6 天前
[讨论] 回片之后测试都遇到什么问题?? New scutlee 7 天前 0146 scutlee 7 天前
[讨论] 看到以前的一个笔试题,没有思路,求讨论 attach_img  ...2 zylxzxcyz 2015-8-3 173654 FrozenlipX 7 天前
[讨论] ddr的pin是有什么特别注意的地方 scutlee 2024-3-18 085 scutlee 2024-3-18 10:57
[讨论] ddr的时序约束有什么特别注意的地方 scutlee 2024-3-18 092 scutlee 2024-3-18 10:56
[讨论] 看AMBA lite总线时忽然就悟了,多核处理器cache一致性问题  ...2 dodoee 2023-4-3 101723 cnanren 2024-3-17 15:22
[讨论] ddr的时序约束有什么要注意的地方??? scutlee 2024-3-16 089 scutlee 2024-3-16 15:11
[讨论] 请教关于MTP的设计 飞龙啸天1 2024-3-7 2247 飞龙啸天1 2024-3-8 19:52
[讨论] 数字IC前端对DC的使用需要到什么程度 新人帖 like_play_nt 2024-3-8 2240 like_play_nt 2024-3-8 16:41
[讨论] input delay和output delay怎么设置呢??应该设置多大 scutlee 2024-3-3 6325 潇洒的蛋壳Chris 2024-3-8 13:43
[讨论] 关于芯片逆向设计的一些迷茫  ...2345 IC.Michael 2015-5-4 4415515 xxso 2024-3-7 20:34
[讨论] 综合的话应该选哪个coner的库 scutlee 2024-3-3 7294 唐三彩骆驼 2024-3-5 22:35
[讨论] 前端的同学做spyglass CDC都遇到什么问题 scutlee 2024-3-2 2231 silent_speak 2024-3-4 08:37
[讨论] AXI exclusive monitor scutlee 2024-3-2 3254 Cpual333 2024-3-3 11:40
[讨论] hold time violation怎么修?? scutlee 2024-3-3 1244 AlvinRolling 2024-3-3 09:50
[讨论] 做前端的朋友有遇到什么后端的问题需要前端来解决吗?? scutlee 2024-2-20 9519 scutlee 2024-3-3 00:45
[讨论] 基带芯片设计相关 新人帖 sunjy17 2024-3-1 3245 sunjy17 2024-3-3 00:15
[讨论] 前端的朋友做后仿都遇到什么问题?? scutlee 2024-3-2 0179 scutlee 2024-3-2 19:01
[讨论] 可综合TRNG设计 hjc19951212 2024-2-27 4290 hjc19951212 2024-3-1 16:25
[讨论] 一组bus的很多根线一起引到芯片外部,如何保证延时一样呢?? scutlee 2024-2-23 3294 robadi_wk 2024-3-1 09:25
[讨论] 关于CIC滤波器溢出处理  ...2 挂在天边的鱼 2014-6-24 1512358 ZJU_emi 2024-2-27 11:24
[讨论] 一组信号同时跨时钟或者一组信号连到io pad scutlee 2024-2-23 1158 janetchin 2024-2-26 16:23
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-29 16:59 , Processed in 0.019544 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块