在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
讨论区只允许讨论交流不允许上传资料,更不允许任何形式的灌水!
公告 公告: 存算一体芯片(忆阻器)发展与测试挑战|4月12日直播报名(免费) jackzhang 2024-3-21    
[原创] 发现一个天才 attach_img  ...23 innovation 2021-6-27 2512969 dihoo123 2023-9-4 09:32
[原创] 作为一名女性ICer,能在这行干下去吗 新人帖  ...2345 夏尔 2019-11-4 4825899 tinybluebottle 2021-2-21 10:35
[原创] 分频电路(9分频)设计 attachment agree 不忘初心灬214 2019-8-15 76825 一只少年 2022-11-3 09:43
[资料] verilog coding style 新人帖  ...23 VincentMa 2019-7-9 227267 zhuzhiqi 2021-12-31 16:47
[求助] 关于跨时钟域单bit信号的同步问题 attach_img  ...234 IC.Michael 2019-4-10 3816034 dcrfyq 2023-9-28 23:18
[原创] 分享贴:刚完成的FPGA插值滤波器设计 chop147 2018-11-15 73303 我叫oi 2020-1-2 11:42
[原创] 数字典型电路知识结构地图,请大家参考,也希望积极补充! attach_img agree  ...23456..30 rosshardware 2018-9-4 296119742 paley_p 昨天 14:16
[讨论] IC设计十年,这个账户12年,大家有啥想问的随便问,大牛路过就好,主要是新人们  ...23456..13 rvisk 2017-12-15 12053791 lanse000 2021-6-28 22:37
[讨论] 8b/10b编码与GTX的恩怨情仇 attach_img  ...2 qiurijian 2017-10-10 1610786 小强mach 2020-11-26 10:00
[原创] 今天面试把我问住了,大家给我个通用的答案吧,我觉得这块是短板。  ...2 qiurijian 2017-9-19 177965 ll_ago 2020-1-17 10:59
[原创] low power RTL 设计优化 attach_img  ...23456..30 yaya126 2017-9-9 292123660 FrozenlipX 2024-3-12 13:43
[原创] 分享我的h.264 decoder, Verilog源码与工程 attachment  ...23456..12 eebinqiu 2017-5-24 11561462 disappear123 2022-10-29 23:45
[原创] 万兆以太网MAC帧CRC32算法 attachment  ...234 Danieliu 2017-5-23 3410537 SILENCE012100 2019-8-15 21:57
[原创] 做fpga不是你学到什么新知识,是方法。 sadlife1000 2017-4-22 12049 alex_leexiao 2017-4-24 08:13
[资料] FPGA实现的实时流水线连通域标记算法文档和代码 attachment ccpp123 2017-1-20 32900 superd 2021-8-20 08:11
[原创] 完全异步复位电路设计危害 attachment  ...23456..7 飘渺仙 2017-1-17 6121746 iNostory 2020-3-23 10:17
[原创] 用FPGA实现简单的UDP/IP通信 agree  ...23456..19 dogbear2245 2017-1-16 18072667 wenbow512512 2022-2-20 16:58
[原创] 9年FPGA工作总结,苦海无涯,穷逼多  ...23456..10 sadlife1000 2016-12-10 9453694 xxf1813 2022-12-30 17:36
[讨论] 今天华为面试题:异步FIFO读时钟是写时钟的100倍,或者写是读的100倍会出现什么问题? attach_img  ...23456..15 hiwzy 2016-9-11 14288228 Ayala058 2023-9-13 15:31
[资料] Vivado使用误区与进阶 PDF attachment  ...23456..30 zhouph 2016-8-3 29781045 qwe9991 2023-12-19 20:23
[原创] Verilog基本电路设计之四(去抖滤波) attach_img  ...234 杰克淡定 2016-6-20 3527812 jfeta 2021-3-4 08:27
[原创] Verilog基本电路设计之三(异步FIFO) attach_img  ...23456..8 杰克淡定 2016-6-18 7641382 ttuan 2023-2-15 10:46
[原创] Verilog基本电路设计之二(时钟无缝切换) attach_img  ...23456..12 杰克淡定 2016-6-16 11568636 ty_xiumud 2021-7-30 11:03
[原创] Verilog基本电路设计之一(单bit跨时钟域同步) attach_img  ...23456..14 杰克淡定 2016-6-15 13190430 Ali0617 2022-12-7 10:18
[原创] 京微雅格Primace 8.0发布以及简单安装使用方法 chinafpga 2016-5-17 24256 masaka_xlw 2019-1-16 08:18
[原创] 基于FPGA的千兆以太网UDP 硬件协议栈 attachment  ...23456..16 eebinqiu 2016-2-15 15960630 im.leo 2024-1-10 16:45
[原创] 千兆以太网 TCP, UDP协议, FPGA实现 attachment  ...23456..12 eebinqiu 2016-2-1 11659610 chinest2010 2023-7-26 15:03
[原创] PCIE x4 Gen2 高速数据传输, 包括所有源代码,驱动和PC端程序 attach_img agree  ...23456..307 gvi-tech 2015-12-21 3070298657 yuan_z_ 3 天前
[原创] 基于XILINX的FPGA开发板设计的AES 128bit加解密算法 attachment  ...23456..9 丧尸暴龙兽 2015-11-22 8324377 willtuna 2023-5-9 23:10
[原创] ic行业应届毕业生求职记录  ...23 nixiaodao 2015-10-14 2713139 善良的绅士 2018-6-25 23:48
[原创] 直流电机PWM产生电路,Verilog实现 attachment  ...23 xinzaihenhao 2015-10-4 2912534 zxyglx 2021-4-21 12:15
[原创] 基于FPGA之低速协议设计实验手稿及源码 attachment  ...23456..19 qinzhanao 2015-8-5 18971613 苦学僧 2022-8-25 17:29
[讨论] Spartan6的DDR调试(完成) attach_img xianrenwang 2015-6-3 78982 jpbrown19 2016-8-1 14:04
[原创] 个人写的DDR3的工作原理,欢迎大家拍砖! attach_img  ...23456..46 dzplay 2015-5-23 458128448 飞龙啸天1 2024-3-7 09:52
[原创] 建立时间、保持时间、建立余量、保持余量的理解  ...2 cornhill 2015-4-24 137765 crius 2018-4-19 22:11
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-30 08:20 , Processed in 0.020014 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块