设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)
收起/展开 收藏本版 (138) |订阅

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 30071|排名: 10 

讨论区只允许讨论交流不允许上传资料，更不允许任何形式的灌水！
新窗 全部主题  最新  热门  热帖  精华  更多 
作者 回复/查看 最后发表
[讨论] 不编译用verdi打开filelist看代码 New scutlee 前天 11:24 2103 gaurson 昨天 17:22
[讨论] OR New fangwang85 5 天前 3166 kk2009 4 天前
[讨论] 异步复位同步释放和软复位 New scutlee 5 天前 0114 scutlee 5 天前
[讨论] 假如芯片只有一个PLL，又要做clock gate New scutlee 5 天前 4235 EEDong 5 天前
[讨论] 感觉数字比模拟需求大的多， 准备转数字ic设计了  ...2 j1j1j1 2024-4-11 14589 j1j1j1 2024-4-12 09:07
[讨论] 弄错 新人帖 jy7 2024-4-11 0143 jy7 2024-4-11 12:01
[讨论] 问个问题，1个clock和两个经过PLL产生的clock  ...2 scutlee 2024-4-11 12242 xhopo 5 天前
[讨论] 如果用到时钟的下降沿会有什么影响？？？ scutlee 2024-4-10 6235 xhopo 5 天前
[讨论] 每个RTL文件都要加timescale吗？ scutlee 2024-4-10 3207 kk2009 2024-4-12 13:05
[讨论] 求问eMMC的tuning问题 scutlee 2024-3-29 1201 nirvana_pear 2024-3-29 09:14
[讨论] 访问DDR如果要跨越4K地址呢 scutlee 2024-3-27 0145 scutlee 2024-3-27 22:35
[讨论] ＤＲＡＭ　ｃｅｌｌ　到底有多大？？ scutlee 2024-3-26 1211 A1985 2024-3-26 19:40
[讨论] DDR的命令调度遵循什么原则？？ scutlee 2024-3-23 1173 a582134530 2024-3-27 09:01
[讨论] DDR 的ECC能纠正单bit错误，那么多bit错误呢  ...2 scutlee 2024-3-23 10380 scutlee 昨天 15:57
[讨论] DDR 怎么时序约束 scutlee 2024-3-23 3224 jinfeier 2024-3-26 13:47
[讨论] DDR PHY的clock latency有什么要求不？？ scutlee 2024-3-23 0128 scutlee 2024-3-23 11:13
[讨论] DDR的AXI接口 scutlee 2024-3-23 2204 levan000 2024-3-28 09:10
[讨论] 回片之后测试都遇到什么问题？？ scutlee 2024-3-22 0203 scutlee 2024-3-22 22:42
[讨论] ｄｄｒ的ｐｉｎ是有什么特别注意的地方 scutlee 2024-3-18 0139 scutlee 2024-3-18 10:57
[讨论] ｄｄｒ的时序约束有什么特别注意的地方 scutlee 2024-3-18 0143 scutlee 2024-3-18 10:56
[讨论] 做矿机芯片的好跳槽么？？  ...2 scutlee 2024-3-17 10577 scutlee 2024-4-11 13:58
[讨论] ddr的时序约束有什么要注意的地方？？？ scutlee 2024-3-16 0133 scutlee 2024-3-16 15:11
[讨论] USB/PCIe/SerDes/MIPI/DDR/HBM交流~ 新人帖 桃灰灰 2024-3-8 5417 bt6767ak 2024-4-4 10:03
[讨论] 数字IC前端对DC的使用需要到什么程度 新人帖 like_play_nt 2024-3-8 2319 like_play_nt 2024-3-8 16:41
[讨论] 请教关于MTP的设计 飞龙啸天1 2024-3-7 2320 飞龙啸天1 2024-3-8 19:52
[讨论] input delay和output delay怎么设置呢？？应该设置多大 scutlee 2024-3-3 6415 潇洒的蛋壳Chris 2024-3-8 13:43
[讨论] hold time violation怎么修？？ scutlee 2024-3-3 1309 AlvinRolling 2024-3-3 09:50
[讨论] 综合的话应该选哪个coner的库 scutlee 2024-3-3 7363 唐三彩骆驼 2024-3-5 22:35
[讨论] 前端的朋友做后仿都遇到什么问题？？ scutlee 2024-3-2 0226 scutlee 2024-3-2 19:01
[讨论] 前端的同学做spyglass CDC都遇到什么问题 scutlee 2024-3-2 2314 silent_speak 2024-3-4 08:37
[讨论] AXI exclusive monitor scutlee 2024-3-2 3325 Cpual333 2024-3-3 11:40
[讨论] DDR颗粒的spec scutlee 2024-3-2 4287 a582134530 2024-3-28 08:28
[讨论] 基带芯片设计相关 新人帖 sunjy17 2024-3-1 3315 sunjy17 2024-3-3 00:15
[讨论] 可综合TRNG设计 hjc19951212 2024-2-27 4358 hjc19951212 2024-3-1 16:25
[讨论] 一组信号同时跨时钟或者一组信号连到ｉｏ　ｐａｄ scutlee 2024-2-23 1197 janetchin 2024-2-26 16:23
下一页 »
12345678910... 56下一页
 返 回 发新帖

快速发帖

还可输入 120 个字符
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /3 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-20 07:16 , Processed in 0.020061 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块