在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
收藏本版 (10) |订阅

Cadence PCB 今日: 0|主题: 349|排名: 187 

[求助] 仿真时出现错误 attach_img 天涯霜雪 2018-8-2 22255 tlhsieh 2018-8-14 16:43
[求助] cadence15.7在win7 64位下无法导出网表 attachment  ...2 lsycy 2015-12-4 176542 lala8877 2018-7-23 01:51
[求助] allegro绕动态等长问题 打领带的土鳖 2018-7-5 02993 打领带的土鳖 2018-7-5 21:55
[求助] 请教sigrity 中PCB+PKG的ERC流程 芸谷 2017-8-10 13058 newrfdesign 2018-6-4 12:27
[求助] allegro 设置过孔时为什么没有默认指定起始层 attach_img wolver 2017-9-13 24119 newrfdesign 2018-6-4 11:59
[求助] 多层板PCB信号层应该相邻还是不应该相邻? attach_img brotherzhao 2017-8-6 42567 newrfdesign 2018-6-4 11:37
[求助] Capture Cis如何快捷修改电子元器件的值 attach_img 微笑dc人生 2016-4-20 24612 newrfdesign 2018-6-3 12:01
[求助] cadence原理图电路线条颜色如何更改 九重葛 2018-1-18 29028 newrfdesign 2018-6-3 11:59
[求助] 如何将真实环境的信号输入仿真环境中呢? Ctrls 2018-5-10 02237 Ctrls 2018-5-10 10:46
[求助] allegro 制作flash焊盘为何显示不出来? attach_img wolver 2017-8-2 13494 sun——ny 2018-2-10 12:59
[求助] 电源部分设计时,磁珠的应用 attach_img mininote2133 2017-5-27 43809 nardusxz 2018-1-17 09:46
[求助] cadence16.6破解求助 attach_img alstone24 2017-5-24 22766 jiqimao891114 2018-1-10 11:17
[求助] 新人请教:allegro如何从artwork预览回到可编辑的设计模式 attachment chenfengrugao 2017-9-9 12605 chenfengrugao 2017-9-28 09:29
[求助] sip设计 sipsip 2017-9-26 02238 sipsip 2017-9-26 15:57
[求助] 请教PCB封装尺寸的问题,谢谢! VOUSMEVOYEZ 2017-7-22 02193 VOUSMEVOYEZ 2017-7-22 17:51
[求助] 请问allegro下的setup/application mode的signal integrity有啥特殊的地方吗 myseeking 2017-7-9 13007 rayslike 2017-7-20 08:59
[求助] Orcad 生成网表出错 huyjyj 2017-5-17 22293 guangyu99 2017-5-18 17:31
[求助] 求助 zhuqifeng1993 2017-5-17 02010 zhuqifeng1993 2017-5-17 21:07
[求助] Allegro中的Package Keepin区域外怎样放置元件封装 文心雕龙7 2017-4-27 02501 文心雕龙7 2017-4-27 22:14
[求助] Cadence 16.5 Concept HDL原理图反标后每个元件出现CDS_PART_NAME信息 attach_img 文心雕龙7 2017-4-1 42920 文心雕龙7 2017-4-27 22:12
[求助] 关于library builder 问题,生成不了元件库 王鑫臣 2017-3-30 22808 王鑫臣 2017-4-20 15:14
[求助] 求助allegro的move元器件的奇葩问题 attach_img wdsm 2015-11-18 23834 jacekysun 2017-4-19 12:22
[求助] Cadence 16.5 Concept HDL原理图打包反标后电源、地网络显示为红色 attach_img 文心雕龙7 2017-4-1 01859 文心雕龙7 2017-4-1 01:14
[求助] 请教allegro下大尺寸epad的pastemask如何做成井字形 attach_img hoarer 2017-3-3 32901 Jesse_zhang 2017-3-31 16:16
[求助] 关于library builder 问题,生成不了元件库 王鑫臣 2017-3-30 01929 王鑫臣 2017-3-30 16:27
[求助] allegro 网表不能导入 向上飞翔 2017-1-19 31838 向上飞翔 2017-3-28 15:38
[求助] 求大神指导悬空的引脚怎样焊到PCB板上 attach_img snaker2015 2016-9-9 32967 x121163 2017-3-27 17:42
[求助] 如何修改现成的设计?谢谢! yikai 2016-7-1 52519 x121163 2017-3-27 14:43
[求助] PCB Editor 打开工程后报错,求助!! attach_img FF2502 2016-10-11 43642 x121163 2017-3-27 14:32
[求助] cadence 16.5原理图反标问题? mjl-0708 2016-8-23 33203 王鑫臣 2017-3-23 15:49
[求助] 原理图建库占位符模板 王鑫臣 2017-3-22 11908 王鑫臣 2017-3-22 13:54
[求助] ads负载牵引时怎么选择归一化阻抗 attach_img 来自火星的车轮 2016-9-20 84655 wangboke 2017-3-10 18:12
[求助] 怎样在用OrCAD Capture CIS生成的pdf原理图上,给相同net之间加超级链接? cc11058 2017-3-7 12603 k331922164 2017-3-7 19:58
[求助] Cadence SPB_16.5在win7 64位操作系统下原理图网表无法导入Allegro PCB Design XL attach_img CuiBing 2017-2-25 42945 CuiBing 2017-3-1 17:14
[求助] .brd转为.anf wshx 2017-2-23 02053 wshx 2017-2-23 16:16
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-28 20:39 , Processed in 0.019672 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块