在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
收藏本版 (10) |订阅

Cadence PCB 今日: 0|主题: 349|排名: 188 

[原创] DDRx的关键技术介绍(上) edadoc-wen 2016-9-12 35373 whulaisla 2021-9-23 08:03
[求助] cadence器件库LED的画法 attach_img onlyking 2016-9-30 34040 onlyking 2016-11-3 08:41
[求助] allegro 网表不能导入 向上飞翔 2017-1-19 31839 向上飞翔 2017-3-28 15:38
[求助] 请教allegro下大尺寸epad的pastemask如何做成井字形 attach_img hoarer 2017-3-3 32901 Jesse_zhang 2017-3-31 16:16
[求助] cadence SPB 16.6 破解不完整 peleGuo 2018-2-26 310911 bruce8949 2021-6-25 13:28
[求助] Cadence16.5画元件时,修改引脚名称时,引脚上移。 attach_img 打不倒的小强 2018-3-3 310228 bruce8949 2021-6-25 13:23
[求助] 关于Allegro 的自动布线功能 新人帖 zzclol 2019-4-16 32440 conghung2012 2020-2-9 11:33
[招聘] Zynq@-7000(7010,7020,7035,7045,7100) SoC 板卡设计 attach_img yujianlai 2021-3-30 34380 yujianlai 2023-12-6 10:42
[原创] vim attachment wy12 2021-9-21 39328 wx148520 2021-9-22 09:30
悬赏 [解决] PCB制版价格的影响因素 - [悬赏 100 信元资产] zhujingwu 2022-2-6 32345 dannymu 2022-3-9 09:51
[解决] 批量修改cadence中virtuoso中的相同元器件的参数 新人帖 yur12345 2022-3-7 32481 17315768922 2023-11-15 16:06
[求助] 大佬们我想问一下为什么我创建不了pin脚的? 新人帖 attach_img 273523969 2022-3-30 31503 pretty_hh 2022-4-2 11:41
[求助] 关于电阻的layout问题 attach_img 273523969 2022-5-10 31114 273523969 2022-5-10 18:01
[资料] Cadence高速电路板设计与仿真(第四版) - [售价 10 信元资产] attachment liu_xuanyuan 2022-5-28 31040 贝克街烟斗 2022-8-19 11:01
[资料] vim 配置 attachment wy12 2022-6-15 31331 zlhrsy 2022-12-2 20:42
[原创] 说说PCB被绿的那些故事 attach_img edadoc2013 2022-8-9 3956 filetemp 2022-9-25 20:20
[原创] 基于cadence的LMX2594RHAR_PLL_VCO DEMO设计 attachment yongli0521 2022-8-23 31029 ky175 2023-1-31 06:20
[原创] candence16.6实战必备教程 attachment 就一小白523 2022-10-28 31206 xukang0830 2023-10-8 13:49
[原创] 新话题来啦!仿真与理论的完美结合---开篇 attach_img edadoc2013 2022-11-2 3885 就一小白523 2022-11-2 17:15
[原创] 别闹,电源纹波测试不开玩笑 attach_img edadoc2013 2023-5-4 3683 jiangnaner 2023-5-4 15:45
[求助] allegro安装 attachment 水果六 2024-1-10 3376 zampple 2024-3-3 21:47
[原创] 双面板最简单的抄板方法 zhangxiaotian 2019-5-28 21347 baihushan 2019-9-2 16:11
[求助] 求助allegro的move元器件的奇葩问题 attach_img wdsm 2015-11-18 23834 jacekysun 2017-4-19 12:22
[求助] allegro自动铺铜不避开线 attach_img wsx1126 2015-12-1 23758 laf01 2016-2-4 16:57
[求助] cadence 16.5 破解失败 dengluyong 2015-12-3 22928 laf01 2016-2-4 16:47
[求助] Capture Cis如何快捷修改电子元器件的值 attach_img 微笑dc人生 2016-4-20 24613 newrfdesign 2018-6-3 12:01
[求助] Silvaco安装 与印象 2016-5-12 23024 yzy141 2016-7-20 14:00
[求助] 封装生成之后,保存之后出现的问题,求解 attach_img 追梦人_电子设计 2016-9-14 22293 haore123 2016-9-15 15:13
[求助] 关于破解cadence的问题! momolee 2016-10-8 22982 n118i 2016-11-24 21:32
[求助] allegro电源分割问题 attach_img 牛金牛 2016-10-24 22803 小甲鱼游啊游 2019-10-8 14:53
[求助] concept HDL 是否能产生Xilinx FPGA器件的UCF约束文件? h2o_freely 2016-12-16 22711 h2o_freely 2016-12-21 15:38
[求助] 关于library builder 问题,生成不了元件库 王鑫臣 2017-3-30 22809 王鑫臣 2017-4-20 15:14
[原创] 【高速PCB设计大课堂】PCB设计中DDR地址线 1T-2T 驱动模式对信号质量的影响 attach_img ET_Transformers 2017-4-30 22979 newrfdesign 2018-6-4 11:53
[求助] Orcad 生成网表出错 huyjyj 2017-5-17 22293 guangyu99 2017-5-18 17:31
[求助] cadence16.6破解求助 attach_img alstone24 2017-5-24 22767 jiqimao891114 2018-1-10 11:17
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-29 02:35 , Processed in 0.019183 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块