在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
收藏本版 (10) |订阅

Cadence PCB 今日: 0|主题: 349|排名: 59 

[原创] 一站设计告诉你什么是PCB? yizhansheji 2016-3-5 53027 88tech@163.com 2018-12-11 16:02
[讨论] 这个版块空缺中,我可以申请当版本吗? yujianlai 2016-5-29 52658 王鑫臣 2017-3-21 09:20
[求助] 如何修改现成的设计?谢谢! yikai 2016-7-1 52545 x121163 2017-3-27 14:43
[原创] PCB使用小技巧之不使用capture CIS给新元件添加网络的步骤 attachment lsycy 2016-10-8 53895 yshang83 2022-6-6 15:19
[求助] 一个原理图的两页可以画成两块电路板吗? wolver 2017-9-6 59381 bruce8949 2021-6-25 13:15
[原创] for TEST asaa 2018-2-5 53227 好猪让白菜拱了 2018-2-8 08:53
[求助] PCB设计工程师应该学习哪些电磁场、微波方面的知识? 林坚 2018-8-1 52947 yhmwjmm 2019-3-20 17:20
[求助] Net named "NC" found on the design. please renamed the net jlf521 2018-8-30 58987 lewispoiuy 2019-3-18 10:50
[原创] 基于Cadence SPB 16.6版本的PCB设计视频培训课程大纲--板卡为pcie板卡 attach_img ic_design_story 2019-4-8 51934 ic_design_story 2019-4-14 18:24
[资料] 一些免费pcb入门资料分享 attachment 329879762 2019-5-5 52209 martin_zheng 2021-8-31 15:15
[原创] 虚拟机和主机共享文件夹方法,亲测实用 新人帖 attachment 你懂程序吗 2020-1-6 513692 SUHOZhang 2022-3-28 15:45
[求助] Cadence PCB Editor中画好的板子如何导入到ADS中进行仿真啊,求大神指导具体导入方法和步骤。 新人帖 attach_img Lufn 2020-6-29 59470 Lufn 2021-1-21 11:03
悬赏 [求助] 复制逻辑电路图文件夹之后无法打开,virtuoso6.1.7版本如何使用5.1版本的文件 - [悬赏 10 信元资产] attach_img ticat710 2022-5-20 51254 ticat710 2022-5-20 18:44
[资料] Allegro Update Training v17.4-2019QIR4 attach_img 2046 2022-12-1 5898 littlelee 2023-3-7 09:54
[原创] 年少不知回损好,却把插损当作宝 attach_img edadoc2013 2023-4-17 51119 yzxem 3 天前
[原创] Allegro 出gerber的步骤 attachment devilhunter1314 2023-9-12 5752 努力干活 2024-4-1 15:42
[求助] cadence allegro连线非100% attach_img univerw 2014-7-13 43212 tfmj 2016-3-23 13:44
[求助] 安装了17.0后打开PCB EDITOR出现错误 attach_img 18900893697 2015-11-22 42665 tia581 2016-4-7 10:40
[求助] Allegro与Ansys ECAD关联以后如何使用导出HFSS文件? zjt289198457 2016-8-12 44473 wuhoudao 2016-8-25 08:46
[求助] PCB Editor 打开工程后报错,求助!! attach_img FF2502 2016-10-11 43682 x121163 2017-3-27 14:32
[求助] Cadence SPB_16.5在win7 64位操作系统下原理图网表无法导入Allegro PCB Design XL attach_img CuiBing 2017-2-25 43007 CuiBing 2017-3-1 17:14
[求助] Cadence 16.5 Concept HDL原理图反标后每个元件出现CDS_PART_NAME信息 attach_img 文心雕龙7 2017-4-1 42955 文心雕龙7 2017-4-27 22:12
[原创] cadence IC计算器 关尔 2017-5-23 43390 zhao828828 2022-5-19 09:51
[求助] 电源部分设计时,磁珠的应用 attach_img mininote2133 2017-5-27 43828 nardusxz 2018-1-17 09:46
[求助] 关于原理图和封装对应关系问题 brotherzhao 2017-7-30 43728 小甲鱼游啊游 2019-10-8 14:59
[求助] 多层板PCB信号层应该相邻还是不应该相邻? attach_img brotherzhao 2017-8-6 42595 newrfdesign 2018-6-4 11:37
[求助] 在PCB版图设计中,具体什么样的线需要做等长处理? 曦玄 2019-1-24 410509 bruce8949 2021-6-25 13:18
[求助] ubuntu 系统如何启动capture cis?如何配置bashrc attach_img evilfool911 2020-7-26 412286 Andy126 2022-1-10 11:22
[求助] MIM电容的连接方式 attach_img xyh_hat 2021-11-23 44688 m8510a 2023-4-20 16:33
[求助] allegro导入网表,差分信号报错 新人帖 attach_img 婕尽全力 2022-3-24 41701 婕尽全力 2022-12-19 16:31
[资料] Cadence PCB官方公众号,经常有些小技巧发布,可以关注 attach_img myedacn 2023-7-27 4695 myedacn 2023-10-8 06:42
allegro转pads(使用allegro 16.3和pads9.3.1) 捷多邦PCB小伍 2014-7-2 33228 joeleo360 2017-4-24 16:19
[求助] 请教高手,那种有双面的金手指的PCB板的板厚是不是只能是1.6mm?能否更厚或者更薄? 重装上阵 2016-4-19 38066 laoying 2016-10-12 17:42
[求助] cadence 16.5原理图反标问题? mjl-0708 2016-8-23 33228 王鑫臣 2017-3-23 15:49
[求助] Allegro 17.2怎么破解? talient 2016-8-25 35826 scott83 2016-9-11 22:00
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /3 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-19 08:39 , Processed in 0.020208 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块