EETOP 创芯网论坛 (原名:电子顶级开发网)

便捷登录,只需一步

找回密码

  登录   注册  

快捷导航
搜帖子
电子书:《提升芯片实验室验证效率解决方案》|下载有奖:电子打气筒+300信元!
收藏本版 |订阅

Cadence PCB 今日: 0|主题: 217|排名: 15 

[原创] for TEST asaa 2018-2-5 51824 好猪让白菜拱了 2018-2-8 08:53
[求助] PCB设计工程师应该学习哪些电磁场、微波方面的知识? 林坚 2018-8-1 51450 yhmwjmm 2019-3-20 17:20
[求助] Net named "NC" found on the design. please renamed the net jlf521 2018-8-30 53309 lewispoiuy 2019-3-18 10:50
[求助] candece有没有提供linux版本的呢 jinyi7016 2019-3-13 5573 tom0626 2019-5-14 14:56
[原创] 基于Cadence SPB 16.6版本的PCB设计视频培训课程大纲--板卡为pcie板卡 attach_img ic_design_story 2019-4-8 5508 ic_design_story 2019-4-14 18:24
[求助] Cadence中集成momentum 新人帖 jackshen123 2019-7-25 5621 haojialin1983 昨天 18:04
[求助] cadence allegro连线非100% attach_img univerw 2014-7-13 41762 tfmj 2016-3-23 13:44
[求助] 安装了17.0后打开PCB EDITOR出现错误 attach_img 18900893697 2015-11-22 41470 tia581 2016-4-7 10:40
[求助] Allegro与Ansys ECAD关联以后如何使用导出HFSS文件? zjt289198457 2016-8-12 42049 wuhoudao 2016-8-25 08:46
[原创] PCB使用小技巧之不使用capture CIS给新元件添加网络的步骤 attachment lsycy 2016-10-8 41728 88tech@163.com 2018-12-11 16:00
[求助] PCB Editor 打开工程后报错,求助!! attach_img FF2502 2016-10-11 41615 x121163 2017-3-27 14:32
[求助] cadence virtuoso打不开 初学者,求指教 attach_img 江公补过 2016-12-9 42951 Andy126 2018-12-13 13:05
[求助] Cadence SPB_16.5在win7 64位操作系统下原理图网表无法导入Allegro PCB Design XL attach_img CuiBing 2017-2-25 41227 CuiBing 2017-3-1 17:14
[求助] Cadence 16.5 Concept HDL原理图反标后每个元件出现CDS_PART_NAME信息 attach_img 文心雕龙7 2017-4-1 41090 文心雕龙7 2017-4-27 22:12
[原创] 【高速PCB设计大课堂】Cadence SI信号完整性仿真流程主要流程介绍 attach_img ET_Transformers 2017-4-30 41895 liumo163 2020-7-3 09:00
[求助] 电源部分设计时,磁珠的应用 attach_img mininote2133 2017-5-27 42359 nardusxz 2018-1-17 09:46
[求助] 关于原理图和封装对应关系问题 brotherzhao 2017-7-30 41600 小甲鱼游啊游 2019-10-8 14:59
[求助] 多层板PCB信号层应该相邻还是不应该相邻? attach_img brotherzhao 2017-8-6 41380 newrfdesign 2018-6-4 11:37
[原创] 实现allegro brd版图文件版本从17.2降低到16.6 attach_img yepeda 2019-5-5 41151 powell007 4 天前
allegro转pads(使用allegro 16.3和pads9.3.1) 捷多邦PCB小伍 2014-7-2 31697 joeleo360 2017-4-24 16:19
[求助] 请教高手,那种有双面的金手指的PCB板的板厚是不是只能是1.6mm?能否更厚或者更薄? 重装上阵 2016-4-19 33860 laoying 2016-10-12 17:42
[活动] 强烈推荐于博士信号完整性课程(系统化设计方法`包含经典实战案例分析哦) attachment 奔跑的兔兔兔子 2016-5-4 31682 dannymu 2020-6-22 23:19
[求助] cadence 16.5原理图反标问题? mjl-0708 2016-8-23 31407 王鑫臣 2017-3-23 15:49
[求助] Allegro 17.2怎么破解? talient 2016-8-25 33798 scott83 2016-9-11 22:00
[求助] 求大神指导悬空的引脚怎样焊到PCB板上 attach_img snaker2015 2016-9-9 31305 x121163 2017-3-27 17:42
[求助] cadence器件库LED的画法 attach_img onlyking 2016-9-30 31793 onlyking 2016-11-3 08:41
[求助] allegro 网表不能导入 向上飞翔 2017-1-19 3942 向上飞翔 2017-3-28 15:38
[求助] 请教allegro下大尺寸epad的pastemask如何做成井字形 attach_img hoarer 2017-3-3 31378 Jesse_zhang 2017-3-31 16:16
[原创] cadence IC计算器 关尔 2017-5-23 31373 wingman8 2019-10-3 09:44
[求助] 一个原理图的两页可以画成两块电路板吗? wolver 2017-9-6 31207 haojialin1983 昨天 18:12
[求助] 在PCB版图设计中,具体什么样的线需要做等长处理? 曦玄 2019-1-24 3849 haojialin1983 昨天 18:18
[原创] allegro172背钻设计 attachment 雨香 2019-6-4 3320 dragonamy 2019-8-29 16:04
[求助] 关于Allegro 的自动布线功能 新人帖 zzclol 2019-4-16 3725 conghung2012 2020-2-9 11:33
[原创] AFS_2016_Q4分享不带许可 新人帖 attachment louis800 2019-4-22 3382 wingman8 2019-10-3 09:48
[求助] 请问cadence allergo 16.6 有没有Linux 版的? evilfool911 2020-7-20 3479 evilfool911 2020-7-22 10:40
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

小黑屋| 关于我们| 联系我们| 在线咨询 |  EETOP 创芯网 ( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2020-8-15 04:32 , Processed in 0.071457 second(s), 7 queries , Gzip On, Redis On.

Powered by Discuz! X3.4

© 2001-2017 Comsenz Inc.

返回顶部 返回版块