在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
收藏本版 (10) |订阅

Cadence PCB 今日: 0|主题: 349|排名: 188 

[讨论] 如果一点参考地都没有,你猜猜还能不能控到阻抗呢? attach_img edadoc2013 2022-7-11 01015 edadoc2013 2022-7-11 16:59
[求助] 带隙基准蒙特卡洛仿真报错 新人帖 attach_img yan1997 2022-7-6 81889 yjy123 2023-6-14 16:50
[资料] Cadence高速PCB设计与仿真分析_中文pdf_扫描版 attach_img  ...2 MarioZ 2022-6-24 171805 skahill 2024-3-12 11:11
[资料] vim 配置 attachment wy12 2022-6-15 31331 zlhrsy 2022-12-2 20:42
[原创] 过孔与SMD焊盘过近导致的DFM案例 attach_img edadoc2013 2022-6-6 0943 edadoc2013 2022-6-6 16:02
[讨论] allegro 17.4 鼠标悬停在网络或者器件上反应特别慢 kingcard 2022-6-1 01027 kingcard 2022-6-1 14:19
[原创] 这种BGA的过孔开窗设计你做过吗? attach_img edadoc2013 2022-5-31 11214 zhizhy 2023-6-15 16:03
[求助] 请问:cadence specture仿真时这种报错怎么处理? 新人帖 kislalala 2022-5-28 11338 郑可可 2023-5-23 11:15
[资料] Cadence高速电路板设计与仿真(第四版) - [售价 10 信元资产] attachment liu_xuanyuan 2022-5-28 31040 贝克街烟斗 2022-8-19 11:01
[资料] Cadence完全学习手册(完整版) - [售价 10 信元资产] attachment  ...2 liu_xuanyuan 2022-5-26 132287 dzhiyi 2024-1-19 13:20
[原创] 高端的DEBUG,往往只需要最朴素的测试方法 attach_img edadoc2013 2022-5-24 01030 edadoc2013 2022-5-24 16:22
悬赏 [求助] 复制逻辑电路图文件夹之后无法打开,virtuoso6.1.7版本如何使用5.1版本的文件 - [悬赏 10 信元资产] attach_img ticat710 2022-5-20 51207 ticat710 2022-5-20 18:44
[原创] SI工程师秒变磨刀工的一天 attach_img edadoc2013 2022-5-17 21256 filetemp 2022-9-25 20:55
[资料] 资料 wy12 2022-5-17 01531 wy12 2022-5-17 08:17
[求助] 关于电阻的layout问题 attach_img 273523969 2022-5-10 31114 273523969 2022-5-10 18:01
[资料] PowerSI分析基础 attachment  ...2 huangyanliang23 2022-5-7 101713 anyang188 2023-7-21 15:35
[资料] 高速电路信号完整性分析与设计 新人帖 attachment  ...234 huangyanliang23 2022-5-7 393939 im.leo 2024-3-19 17:13
[资料] 信号完整性与电源完整性分析 新人帖 attachment  ...234 九十九度秋 2022-4-13 343584 pj0321 2024-3-18 20:00
[原创] 有压接器件的高速PCB,为何不建议做喷锡工艺 attach_img edadoc2013 2022-4-13 01321 edadoc2013 2022-4-13 10:54
[资料] 信号、电源完整性仿真设计与高速产品应用实例 attach_img  ...2 juhuapaul 2022-3-31 162697 商周 2023-9-16 15:35
[求助] 大佬们我想问一下为什么我创建不了pin脚的? 新人帖 attach_img 273523969 2022-3-30 31503 pretty_hh 2022-4-2 11:41
[求助] allegro导入网表,差分信号报错 新人帖 attach_img 婕尽全力 2022-3-24 41657 婕尽全力 2022-12-19 16:31
[求助] RVCO的瞬态仿真 新人帖 attach_img VCOooo 2022-3-23 02052 VCOooo 2022-3-23 18:13
[解决] 批量修改cadence中virtuoso中的相同元器件的参数 新人帖 yur12345 2022-3-7 32481 17315768922 2023-11-15 16:06
[求助] 17.4 orCAD和PCB designer的分辨率为什么不一样呢? kingcard 2022-3-2 01480 kingcard 2022-3-2 15:22
悬赏 [解决] PCB制版价格的影响因素 - [悬赏 100 信元资产] zhujingwu 2022-2-6 32345 dannymu 2022-3-9 09:51
[资料] Cadence Allegro各版本安装文件与教程 attach_img 青线 2022-1-21 22541 shu0425 2022-6-6 08:52
[求助] 如何取消两个.brd文件之间的交互 wangmengsu 2021-12-20 01639 wangmengsu 2021-12-20 13:44
[求助] MIM电容的连接方式 attach_img xyh_hat 2021-11-23 44541 m8510a 2023-4-20 16:33
[原创] 仿真波形报错ic5141 新人帖 attach_img mataotao 2021-11-18 11529 mataotao 2021-11-18 10:56
[求助] 选中所有管脚,edit properties是灰色的,不可以点击 attach_img 祥哥爱学习 2021-10-5 05814 祥哥爱学习 2021-10-5 16:56
[资料] cadence 系统级封装设计 attachment  ...2 lu582583 2021-9-27 199559 West_w 2023-8-4 12:12
[原创] PCB小工具 attach_img  ...2 mitnad 2021-9-21 1210786 桔子吖啊 2022-9-14 17:00
[原创] vim attachment wy12 2021-9-21 39328 wx148520 2021-9-22 09:30
[资料] 高速电路设计与仿真分析:Cadence实例设计详解 attachment  ...234 cooluser2016 2021-9-2 356777 yuanpin318 2024-3-3 11:17
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-29 00:26 , Processed in 0.018361 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块