EETOP 创芯网论坛 (原名:电子顶级开发网)

便捷登录,只需一步

找回密码

  登录   注册  

快捷导航
搜帖子
电子书:《提升芯片实验室验证效率解决方案》|下载有奖:电子打气筒+300信元!
收藏本版 |订阅

Cadence PCB 今日: 2 |主题: 217|排名: 188 

[求助] 关于IC测试座 attach_img 王虾 2020-7-28 1213 nibafo 前天 20:27
[求助] Cadence中集成momentum 新人帖 jackshen123 2019-7-25 4592 angelaqina 2020-7-29 10:39
[求助] allegro 16.6 挖空的小数点位数 attach_img markdu 2020-7-21 2418 qcjj 2020-7-28 15:35
[求助] ubuntu 系统如何启动capture cis?如何配置bashrc attach_img evilfool911 2020-7-26 0232 evilfool911 2020-7-26 20:05
[求助] 请问cadence allergo 16.6 有没有Linux 版的? evilfool911 2020-7-20 3443 evilfool911 2020-7-22 10:40
[求助] Cadence PCB Editor中画好的板子如何导入到ADS中进行仿真啊,求大神指导具体导入方法和步骤。 新人帖 attach_img Lufn 2020-6-29 01363 Lufn 2020-6-29 12:05
[求助] 求助Cadence的libarary导入问题 新人帖 锦绣贡士 2020-5-16 01063 锦绣贡士 2020-5-16 11:06
[求助] 请问各位大佬我的cadence ac仿真出现了问题,频率无法跑完,请问应该怎么修改啊 新人帖 attach_img 240507lx 2020-5-11 01642 240507lx 2020-5-11 12:27
[求助] 求任意器件的GDS CMDFILE report spice文件 新人帖 精神小伙 2020-5-6 1345 精神小伙 2020-5-7 09:44
[求助] U盤 brd file 新人帖 PPTIM 2020-4-10 0268 PPTIM 2020-4-10 10:00
[求助] 请问以下后缀的EDA文件有清楚的吗?有没有什么说明文档可以让我看懂文件内容的 dongjunjie 2020-3-16 0312 dongjunjie 2020-3-16 13:50
[求助] 关于Allegro 的自动布线功能 新人帖 zzclol 2019-4-16 3720 conghung2012 2020-2-9 11:33
[求助] DFM 工具 小菜鸟yy 2019-11-25 0429 小菜鸟yy 2019-11-25 11:00
悬赏 [求助] cadence怎么打印原理图啊,完全菜鸟,专业词一点也不会,求详细的解释 - [悬赏 30 信元资产] attachment  ...23 江公补过 2016-12-28 226787 星辰@xingchen 2019-11-9 15:03
[求助] 关于原理图和封装对应关系问题 brotherzhao 2017-7-30 41596 小甲鱼游啊游 2019-10-8 14:59
[求助] cadence资料 hengxin 2018-1-20 11543 小甲鱼游啊游 2019-10-8 14:54
[求助] allegro电源分割问题 attach_img 牛金牛 2016-10-24 21062 小甲鱼游啊游 2019-10-8 14:53
[求助] 请问大神cadence HDL创建元件时引脚间隔多大比较合适 新人帖 FFFen 2019-9-15 0226 FFFen 2019-9-15 12:30
[求助] 一个原理图的两页可以画成两块电路板吗? wolver 2017-9-6 21189 baihushan 2019-9-2 16:25
[求助] 在PCB版图设计中,具体什么样的线需要做等长处理? 曦玄 2019-1-24 2813 baihushan 2019-9-2 15:57
[求助] 6层和8层相同材料和板厚的情况下,价格差多少 xiaoyihu 2019-6-23 1269 sutaotao2001 2019-6-24 18:39
[求助] cadence 采用Mux(二选一选择器)代替switch时报错 attach_img HelloToday 2019-5-28 0408 HelloToday 2019-5-28 12:36
[求助] candece有没有提供linux版本的呢 jinyi7016 2019-3-13 5572 tom0626 2019-5-14 14:56
[求助] Cadence16.5画元件时,修改引脚名称时,引脚上移。 attach_img 打不倒的小强 2018-3-3 21614 zcs841017 2019-4-4 19:40
[求助] 怎么给出PCB设计的信号完整性约束? daizyvce 2017-9-29 51422 jayasa 2019-4-1 21:31
[求助] PCB设计工程师应该学习哪些电磁场、微波方面的知识? 林坚 2018-8-1 51448 yhmwjmm 2019-3-20 17:20
[求助] Net named "NC" found on the design. please renamed the net jlf521 2018-8-30 53292 lewispoiuy 2019-3-18 10:50
[求助] cadence Allegro PCB Designer dongjunjie 2019-2-19 0587 dongjunjie 2019-2-19 14:28
[求助] Cadence安装的路径里面找不到Licence Manager文件,Licence Manager已经安装了啊 srj915 2017-4-6 62878 amin1313 2019-2-7 05:25
[求助] cadence virtuoso打不开 初学者,求指教 attach_img 江公补过 2016-12-9 42927 Andy126 2018-12-13 13:05
[求助] cadence 16.6原理图PCB不能交互 好猪让白菜拱了 2017-7-14 64416 Andy126 2018-12-12 12:06
[求助] allegro 的命令栏被关了,怎么打开? zy02752003 2017-10-30 51629 unix_amr 2018-11-28 17:12
[求助] design cache路径不对怎么办 jlf521 2018-8-31 01157 jlf521 2018-8-31 09:58
[求助] 仿真时出现错误 attach_img 天涯霜雪 2018-8-2 21091 tlhsieh 2018-8-14 16:43
[求助] cadence15.7在win7 64位下无法导出网表 attachment  ...2 lsycy 2015-12-4 173482 lala8877 2018-7-23 01:51
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

小黑屋| 关于我们| 联系我们| 在线咨询 |  EETOP 创芯网 ( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2020-8-9 19:48 , Processed in 0.053174 second(s), 9 queries , Gzip On, Redis On.

Powered by Discuz! X3.4

© 2001-2017 Comsenz Inc.

返回顶部 返回版块