在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
收藏本版 (10) |订阅

Cadence PCB 今日: 0|主题: 349|排名: 188 

公告 公告: 存算一体芯片(忆阻器)发展与测试挑战|4月12日直播报名(免费) jackzhang 2024-3-21    
[原创] 求助linux版的cadence spb 17.4安装包和教程 新人帖 ztylebron 2024-1-22 6457 haoranx98 2024-3-12 22:30
[原创] 低功耗DC-DC电源模块的精细化PCB设计 attach_img lp610981313 2024-1-19 0299 lp610981313 2024-1-19 15:09
[原创] 推动SiCMOSFET国产化,华秋获“芯塔电子”优秀媒体合作伙伴奖 attach_img lp610981313 2024-1-19 0251 lp610981313 2024-1-19 14:52
[原创] Allegro 出gerber的步骤 attachment devilhunter1314 2023-9-12 4645 infortrans 2024-2-6 11:14
[原创] 别闹,电源纹波测试不开玩笑 attach_img edadoc2013 2023-5-4 3685 jiangnaner 2023-5-4 15:45
[原创] 年少不知回损好,却把插损当作宝 attach_img edadoc2013 2023-4-17 2936 lili19842 2023-9-25 10:12
[原创] 高速数字信号VS射频信号,到底哪个更难设计? attach_img edadoc2013 2023-4-12 1654 lhxcyz 2023-4-12 18:12
[原创] 芯片那么小,封装基板走线损耗能大到哪去? attach_img edadoc2013 2023-4-10 0683 edadoc2013 2023-4-10 09:33
[原创] 浅谈RC电路 attach_img edadoc2013 2023-3-28 0748 edadoc2013 2023-3-28 16:48
[原创] 软硬结合板设计,过孔到软板区域的间距设计多少合适 attach_img edadoc2013 2023-3-27 1660 dihoo123 2023-4-3 15:33
[原创] 板内盘中孔设计狂飙,细密间距线路中招 attach_img edadoc2013 2023-3-27 0682 edadoc2013 2023-3-27 14:52
[原创] 探究电阻布局对端接效果的影响 attach_img edadoc2013 2023-3-1 0560 edadoc2013 2023-3-1 15:23
[原创] 电源大事,阻抗二字 attach_img edadoc2013 2023-2-20 2929 snow8321 2023-10-25 17:15
[原创] 说高速信号过孔尽量少,高速先生却说有时候多点反而好? attach_img edadoc2013 2023-2-13 2760 suifengerquba 2023-4-15 22:36
[原创] 板厂阻抗控制5%为什么那么难?这个因素就可能把误差占满了! attach_img edadoc2013 2023-2-8 1586 dihoo123 2023-4-3 15:28
[原创] DDR调试不通?先别扔,这个操作可能帮你逆袭! attach_img edadoc2013 2023-2-2 1790 fox1012 2023-3-4 23:27
[原创] “一秒”读懂串扰对信号传输时延的影响 attach_img edadoc2013 2023-1-10 0759 edadoc2013 2023-1-10 13:47
[原创] ODT在手,DDR5布线可以任性走? attach_img edadoc2013 2023-1-3 1814 gubels 2023-1-3 10:30
[原创] 电容这段走线影响这么大? attach_img edadoc2013 2022-12-21 1753 落雪听禅 2023-4-17 07:40
[原创] 性能逆天的这种电容,你见过吗? attach_img edadoc2013 2022-12-14 1665 loopgain 2022-12-14 15:35
[原创] 封装基板出厂100欧姆,测试85欧姆? attach_img edadoc2013 2022-12-7 0631 edadoc2013 2022-12-7 18:30
[原创] PCB信号仿真之为什么DDR走线要同组同层? attach_img edadoc2013 2022-12-1 1661 skahill 2024-3-12 11:12
[原创] PCB设计仿真之探讨源端串联端接 attach_img edadoc2013 2022-11-22 0686 edadoc2013 2022-11-22 14:39
[原创] PCB设计---深入浅出的反弹图 attach_img edadoc2013 2022-11-17 0697 edadoc2013 2022-11-17 19:25
[原创] PCB设计---深入浅出的反弹图 attach_img edadoc2013 2022-11-17 0787 edadoc2013 2022-11-17 19:23
[原创] PCB设计之实例解析传输线损耗 attach_img edadoc2013 2022-11-11 0675 edadoc2013 2022-11-11 10:49
[原创] 新话题来啦!仿真与理论的完美结合---开篇 attach_img edadoc2013 2022-11-2 3886 就一小白523 2022-11-2 17:15
[原创] candence sigrity 高速设计指南 attachment  ...23 就一小白523 2022-10-29 202750 limingchzz 2024-2-19 10:44
[原创] candence 高速设计 attachment 就一小白523 2022-10-28 81087 就一小白523 2022-10-29 20:02
[原创] candence16.6实战必备教程 attachment 就一小白523 2022-10-28 31208 xukang0830 2023-10-8 13:49
[原创] 表层微带线从两端测试阻抗不一样?原因竟是…… attach_img edadoc2013 2022-10-25 1634 dihoo123 2023-4-3 15:52
[原创] 不改平面不加层,微调走线抬电平 attach_img edadoc2013 2022-10-20 21182 347305514 2023-10-29 01:57
[原创] 表层微带线从两端测试阻抗不一样?什么情况... attach_img edadoc2013 2022-10-13 1832 dihoo123 2023-4-3 15:49
[原创] 关于DDR4的绕等长,您想知道的这本书上都有 attach_img edadoc2013 2022-9-28 0980 edadoc2013 2022-9-28 11:16
[原创] 关于DDR4的绕等长,您想知道的这本书上都有 attach_img edadoc2013 2022-9-28 0789 edadoc2013 2022-9-28 11:13
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-29 21:39 , Processed in 0.017605 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块