在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
收藏本版 (12) |订阅

SOC讨论区 今日: 0|主题: 1140|排名: 117 

[求助] [DC] 奇葩问题  ...2 494693243 2018-7-30 113921 chenjing0530 2021-10-14 10:32
[求助] [DC] RTL 加密问题  ...2 494693243 2018-7-28 149229 lvnanll 2023-6-22 08:16
[求助] soc 设计中寄存器输出问题 494693243 2018-7-25 42090 rosshardware 2018-8-3 11:24
[求助] 请教大项目的filelist管理 zsftm 2018-7-20 43089 rosshardware 2018-8-21 15:00
[求助] IP评估主要关注哪些指标? huling1987 2018-7-20 11858 caoxiangrong11 2020-11-16 14:32
[求助] dc compiler 和ic compiler 会如何处理 sychnonizer yuanpin318 2018-7-17 32302 maoqiu 2019-12-9 17:58
[求助] Conformal lec primary. Input zhang861616 2018-7-16 12351 494693243 2018-7-17 17:08
[求助] 请问设计过的大牛们,MIPS内核使用什么总线与系统互联?也是AMBA吗? 朝誊 2018-7-15 11476 tsing_orange 2018-7-20 09:03
悬赏 [求助] siliconsmart提取.lib问题 - [悬赏 10 信元资产] WLLLL 2018-7-14 42246 asic405 2019-3-22 13:01
[求助] 请问 SOC 里 reset 功能是怎样设计的? wenfangsibao 2018-7-10 83925 Captain_Rail 2020-11-20 16:25
[求助] 做SOC设计需要懂嵌入式设计吗? huling1987 2018-7-4 52419 mabin99 2018-11-16 15:08
[求助] CPU访问外部芯片寄存器用AHB还是AXI-LITE总线? huling1987 2018-6-25 84379 mabin99 2018-11-16 15:11
悬赏 [求助] MCU wafer测试原理 - [悬赏 1000 信元资产] wrhwindboy 2018-6-10 63873 wrhwindboy 2018-6-21 09:16
[求助] 关于FPGA嵌入Arm核的问题 attach_img 15927071105 2018-6-6 01264 15927071105 2018-6-6 17:09
悬赏 [求助] 8位MCU(带flash或MTP或E2)工艺寻找 - [悬赏 50 信元资产] sww008601 2018-5-31 11872 深圳华芯 2022-10-14 14:05
[求助] 关于ddr kahn01011 2018-5-15 42470 steep 2018-8-4 22:43
[求助] 数字后端LVS 我们都是小怪兽 2018-5-1 12159 14425324 2018-7-15 18:14
[求助] 请问下CORTEX M0 PC counter是哪个register啊 rayer 2018-4-25 22024 steven0143 2018-9-15 18:52
[求助] soc上模块的电源问题 leoLD 2018-4-24 01488 leoLD 2018-4-24 14:20
[求助] encounter求助 attach_img 我们都是小怪兽 2018-4-23 41754 rssnitk 2019-2-6 00:03
[求助] soc 功能验证问题(swift_window_monitor_on函数) attach_img zhuzaifei 2018-4-19 01649 zhuzaifei 2018-4-19 21:58
[求助] spectre仿真遇到问题,无法进行 attach_img 未雨 2018-4-18 01742 未雨 2018-4-18 14:26
[求助] 求问51单片机跟axi接口怎么连接? sophia清影 2018-4-15 11482 wm1973 2018-4-17 08:47
[求助] Verilog_A 与Verilog 与Verilog HDL与VHDL都有啥不同? 孤独的自由 2018-4-12 22707 tvman2015 2020-3-1 16:22
[求助] 请问一下0比较多的数据有什么比较好的编码方式么 mlqe 2018-3-4 21979 maoqiu 2018-10-8 21:15
[求助] Design Compiler re-synthesized the module xiaoyisimonguo 2018-2-23 22183 xiaoyisimonguo 2018-3-7 13:22
[求助] verilog RTL coding, of synthesisible code xiaoyisimonguo 2018-2-20 93532 14425324 2018-7-15 17:30
[求助] 有补求助 zynq 7000 移植linux和qt wk0012010308 2018-2-2 11915 zhangdq 2018-3-1 16:12
[求助] 关于Memory Compiler 生成lib时---bus(QA)的timing值特别大 attach_img 柴门风雪 2018-1-22 65469 roc2007 2022-10-12 15:03
[求助] 请教DC综合时屏蔽一个模块的自动插入时钟门控? kenxiluo 2018-1-22 53528 夏尔 2020-4-2 17:48
[求助] 求教SOC的CDC stancao 2018-1-21 21938 14425324 2018-7-15 16:48
[求助] ARM memory_compiler ip生成问题 52927605@qq.com 2018-1-9 11960 kanikanixjj 2018-2-7 11:00
[求助] SMIC 0.18UM PFLASH 工艺求助 lake999 2018-1-8 11945 mythvicky 2018-6-27 21:52
[求助] 如何在NC Verilog中調試C tezhi 2018-1-4 22174 tezhi 2018-1-5 08:26
[求助] 怎么能让VCS仿真显示更多的错误,默认好像是10个 matthew_huzj 2018-1-4 1961 gaurson 2018-1-5 17:29
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /3 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-24 06:21 , Processed in 0.020265 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块