在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
收藏本版 (87) |订阅

IC验证讨论 今日: 0|主题: 6517|排名: 13 

[求助] cadence中如何将calibre规则文件转换为dracula规则文件? 蓝风紫心 2013-10-9 01487 蓝风紫心 2013-10-9 11:09
[求助] 请教个随机约束的写法 zzczx 2012-3-6 52370 Dean147 2013-10-8 09:16
[求助] 请教:一个关于sv interface的问题? jackbh851 2011-12-25 22091 justin371 2013-9-30 17:42
[求助] 求问为什么ovm在base_test的run这一个阶段内的函数有些不会被执行 sages 2013-9-30 01465 sages 2013-9-30 10:12
[求助] 紧急求助:有关IC验证和测试的实验步骤 g.wang.china86 2013-9-30 02013 g.wang.china86 2013-9-30 06:24
[原创] USIM T=0和T=1 liujiale 2013-9-28 01889 liujiale 2013-9-28 23:01
[求助] Random Sequence Generation问题,编译有点问题,望大家帮忙看看 litterstrong 2013-9-26 55079 litterstrong 2013-9-28 09:13
[求助] 关联约束 constraint 怎么写? 025yy 2013-9-25 01213 025yy 2013-9-25 13:47
[求助] (求指导)cadence中自带的帮助文件 dingdongqhd 2013-7-15 11822 ubuntu1110 2013-9-24 20:51
[求助] DDR3和PCIe 的PHY的验证 warking 2013-5-9 75240 xiuqi180 2013-9-24 20:02
清华大学FPGA教程 attachment  ...2345 jinjinai2008 2008-10-15 4110695 liping09003 2013-9-24 16:31
[求助] 模块层次访问问题???急!!! zhangq062336 2013-9-22 42215 zhangq062336 2013-9-23 18:57
[原创] VCS的问题 crazylk 2013-9-21 22676 zq_proj 2013-9-23 15:49
[求助] uvm中sequencer的作用 w_wanghongqi 2013-9-20 14847 witshine 2013-9-22 12:55
[求助] uvm TLM-2 w_wanghongqi 2013-9-21 02525 w_wanghongqi 2013-9-21 10:00
[求助] Cadence IC前端验证环境如何搭建? chen.terry 2013-5-7 32625 jacobshen 2013-9-20 12:58
[求助] scoreboard一定要raiseobjection吗? sages 2013-9-18 03600 sages 2013-9-18 20:57
[求助] SV 入门 编译不过 球帮忙 囧囧囧囧囧囧囧囧囧囧囧囧囧囧 025yy 2013-9-16 41849 025yy 2013-9-18 16:05
[求助] 关于uvm的port yoilin 2013-9-18 02530 yoilin 2013-9-18 15:38
使用specman e的公司  ...23 yinmingxue 2009-11-4 247404 see01995 2013-9-18 14:12
[求助] 使用irun跑仿真,用命令行跑出来的找不到dut信号,用gui跑的可以拉dut信号。 attach_img see01995 2013-9-16 14390 see01995 2013-9-17 14:03
[求助] 请问北京有哪些可以提供ESD HBM测试的单位或实验室? Lanton 2013-9-16 01561 Lanton 2013-9-16 16:31
[求助] 求助:如何在UVM的class中传递register model? oscillator_cn1 2012-8-30 25981 oscillator_cn1 2013-9-16 15:05
[求助] 做FPGA验证需要哪些知识呢 attach_img wg88719 2012-12-4 72615 白兰地 2013-9-16 14:53
[求助] 怎么在运行阶段再指定波形的名字? xghit 2012-12-21 11598 zw84611 2013-9-14 19:15
[求助] 菜鸟求助verilog中的event类型变量 zerorenee 2013-1-20 11741 zw84611 2013-9-14 19:09
[讨论] MSYS是个什么东东,只是模拟LINUX bash环境? heiwen_zhang 2013-3-2 12559 zw84611 2013-9-14 17:18
[求助] top里面用到的宏哪里定义? ssss1983 2013-4-30 12505 zw84611 2013-9-14 16:42
[求助] 用ncverilog仿真遇到了一个问题 attach_img dennisi123 2013-5-7 42172 zw84611 2013-9-14 16:35
[求助] 讨论:关于产生随机数的语言的比较 飞扬紫百合 2013-6-3 21797 zw84611 2013-9-14 16:27
[讨论] FPGA设计与FPGA验证的区别是什么呢? strong_229 2013-7-20 13534 zw84611 2013-9-14 16:17
[讨论] 区别systemverilog和verilog的区别 DZ小亮 2013-7-22 38443 zw84611 2013-9-14 16:14
[求助] 验证中,对memory的访问操作时,backdoor的访问方式, huobaihua 2013-7-24 12137 zw84611 2013-9-14 16:05
[求助] UVM如何学习?求指导 vincentatpku 2013-9-13 16715 guolehaohao 2013-9-13 20:04
[求助] 【求助】使用UVM的virtual sequence时,报了一个宏的参数错误! attach_img see01995 2013-9-13 11335 see01995 2013-9-13 13:37
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /3 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-20 02:18 , Processed in 0.037498 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块