在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
收藏本版 (87) |订阅

IC验证讨论 今日: 3 |主题: 6510|排名: 31 

[资料] 通过excel的寄存器表转换成寄存器模型文件的脚本 attachment 紫薯布丁 2024-1-23 5476 kk2009 2024-1-25 01:12
[求助] urg命令报错,求大神解答 新人帖 attachment superpung 2023-7-23 91195 Eyre1995 2024-1-24 17:20
[求助] Cadence Perspec使用问题 attachment  ...2 孙莱维 2022-10-10 121728 海纳百川1 2024-1-24 14:49
[求助] uvm库文件`UVM_REG_DATA_WIDTH宏定义的修改问题 attach_img  ...2 宋凡 2019-10-10 145342 Kurania 2024-1-23 14:37
[求助] 验证新人,求助一下怎么用makefile做回归测试,就是一次性跑很多case,该怎么写 新人帖 富士山下fz 2023-12-19 4584 popkok 2024-1-22 14:57
[求助] UVM clone, 如果两个成员句柄指向同一个对象, 只能复制其中一个 新人帖 attach_img liutang2010 2023-10-22 7680 tk66 2024-1-22 10:22
[求助] mordport会用到吗? zhuimeng2020 2023-11-8 7491 tk66 2024-1-22 10:05
[求助] I2C的Clock synchronization和Arbitration突然搞不懂了? attach_img 误入百花深处 2024-1-21 0336 误入百花深处 2024-1-21 00:20
[求助] Flash的read 和fast read命令,到底有什么区别?看起来只是多了个dummy cycle而已。 误入百花深处 2024-1-18 3230 误入百花深处 2024-1-19 12:32
[求助] Synopsys SMS 中的memory compiler 如何产生 (*.masis) 文件 hichip_fire 2015-7-13 66302 Kingwhale 2024-1-19 09:54
[原创] Verilog/SystemVerilog Setup in Vim 新人帖 AlvinRolling 2024-1-10 2255 yuanpin318 2024-1-18 20:19
[原创] 有没有人一起拼路科v3的课? BananaSuper 2024-1-5 7643 Johnmc104 2024-1-18 16:06
[求助] verdi 报错无法打开波形 菖蒲_ 2024-1-18 0206 菖蒲_ 2024-1-18 10:13
[求助] TSMC Flash IP 的使用问题  ...2 wuxiuying18 2018-11-16 147198 j635 2024-1-17 14:39
[原创] Flash的Block Erase Command的地址信息代表的是字节吗? 误入百花深处 2024-1-16 2224 误入百花深处 2024-1-17 12:34
[求助] 寄存器模型配置DUT寄存器问题,谢谢大家 新人帖 起个名字好难啊 2024-1-10 2322 851018986 2024-1-17 10:53
[原创] 如何搭建SoC项目的基本Testbench(我的流程) digest  ...23456..9 lshj98115 2014-4-17 8447096 Vincent_Chen 2024-1-17 10:17
[求助] vcs assertion failed "thread" at line 1167 in file veralite_thread.c 新人帖 planckgh 2023-11-17 1336 adan313 2024-1-15 14:51
[原创] synopsys的axi4总线的vip分配slave空间 attach_img 静默有时 2023-12-4 2391 kang98253 2024-1-13 11:38
[求助] 新人求助,想要使用dve查看波形时为什么选择不了信号? icstudywsq 2024-1-7 1263 AlvinRolling 2024-1-11 19:34
[讨论] opentitan SoC st验证环境 firmware load attachment  ...2 adan313 2023-12-15 11646 adan313 2024-1-11 16:28
[原创] iverilog对sv语法支持真的很差 erwang 2023-12-25 4300 ustszl 2024-1-11 15:36
[求助] 新思vip-ahb中打印的激励信息如何屏蔽? attach_img became_an_icer 2024-1-10 5253 erwang 2024-1-10 22:57
[求助] FSDB FATAL ERROR, Rewinding time is prohibited attach_img boybeyond 2020-8-31 52514 zhengdengdeng 2024-1-10 16:58
悬赏 [求助] VCLP读取网表时报错如何解决 - [悬赏 36 信元资产] SGengiant 2024-1-9 0306 SGengiant 2024-1-9 17:23
[求助] xcelium仿真怎么使用vcs加密的代码? zhiwenhao 2024-1-8 3272 zhiwenhao 2024-1-9 16:32
[求助] VCS报错:Found 'interface' inside package before 'endpackage'. 'interface' inside 'package' is not allowed. 新人帖 attach_img 薛定谔的青蛙 2022-6-18 62264 bl19970906 2024-1-8 14:56
[讨论] sv绿皮书[5.14.3 在程序中修改对象] 是否有错? attach_img  ...2 ppeezz 2019-7-15 112645 飞翔的马甲 2024-1-8 10:12
[求助] vcs编译命令——时间参数模型 BellaYang 2024-1-5 2387 BellaYang 2024-1-8 09:05
[讨论] sv或者UVM如何与python进行交互  ...2 芯游天下 2023-12-22 14758 nativeda230 2024-1-6 21:09
[求助] 提前结束仿真,导致fsdb文件用verdi打不开 新人帖  ...2 xsz_123 2023-11-1 12640 wupeijing654 2024-1-5 09:52
[求助] verdi查看信号波形问题 新人帖 Ellison 2023-12-2 3469 wupeijing654 2024-1-5 09:49
[求助] 为什么使用vcs仿真指定TESTNAME不管用? 新人帖 icstudywsq 2023-12-31 4356 wupeijing654 2024-1-5 09:39
悬赏 [求助] Ralgen启动报错 - [已解决] hjacky2010 2017-10-25 34131 江小白! 2024-1-4 23:03
[原创] dfe paper attachment wy12 2024-1-3 2381 dcircuit 2024-1-4 20:54
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /3 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-16 15:20 , Processed in 0.027668 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块