在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
收起/展开 收藏本版 (86) |订阅

IC验证讨论 今日: 4 |主题: 6491|排名: 24 

讨论区只允许讨论交流不允许上传资料,更不允许任何形式的灌水!
12下一页
返 回 发新帖
公告 公告: 存算一体芯片(忆阻器)发展与测试挑战|4月12日直播报名(免费) jackzhang 2024-3-21    
[解决] smic 0.18us工艺后仿:Warning-[SDFCOM_IANE] IOPATH Annotation Not Enabled 新人帖 New 潘劭枫 3 天前 039 潘劭枫 3 天前
[解决] *Error* eval: undefined function - dbFindOpenBag attach_img 水果六 2023-11-27 0256 水果六 2023-11-27 13:22
[解决] DV验证机会怎么看? Tommy22333 2023-11-21 0340 Tommy22333 2023-11-21 10:18
[解决] driver里面的变量赋值给vif里的变量即可 became_an_icer 2023-8-30 2443 花伴星空 2023-8-31 11:03
[解决] verdi可以对同一个fsdb文件,打开多个波形窗口来添加信号吗? attach_img uzljuljz 2023-8-24 3509 uzljuljz 2023-8-27 23:07
[解决] esxi-vmdk丢失创建 attach_img luoyanghero 2023-8-21 0357 luoyanghero 2023-8-21 11:29
[解决] SV clocking采样的问题 新人帖 attach_img  ...2 L_2023 2023-7-11 10820 L_2023 2023-7-17 20:32
[解决] 北京中关村某芯片企业~IC验证、设计岗位 Tommy22333 2023-5-11 3794 Tommy22333 2023-5-12 18:21
[解决] 后仿反标问题 attach_img freemanhans 2022-12-13 41228 freemanhans 2023-2-3 10:39
[解决] VCLP怎样用verdi打开 freemanhans 2022-12-8 9976 创芯101 2024-1-29 15:24
悬赏 [解决] uart_vip - [悬赏 50 信元资产] 505爱夏 2022-11-22 91536 luokimon 2023-4-14 08:46
[解决] 惯性延迟(inertial delay)和传输延迟(transport delay) nano_dv 2022-10-24 0956 nano_dv 2022-10-24 19:21
[解决] VCS仿真debug选项问题 新人帖 freemanhans 2022-8-22 61194 freemanhans 2022-8-24 11:25
[解决] sv 综合 wy12 2022-8-1 01889 wy12 2022-8-1 00:43
[解决] delete janlesion 2022-7-19 01264 janlesion 2022-7-19 14:41
[解决] 在verdi显示断言成功波形 新人帖 attach_img 西电IC 2022-5-25 01725 西电IC 2022-5-25 13:44
[解决] 求一个vcs混编SV Verilog VHDL的脚本 新人帖 a772816320a 2022-4-18 01107 a772816320a 2022-4-18 14:41
[解决] MS8311替代AD8605 attach_img XBW18025319604 2022-4-11 11004 XBW18025319604 2022-4-11 17:18
[解决] verilog与VHDL混合仿真的问题 attach_img becky9411 2022-4-11 31427 becky9411 2022-4-12 11:43
[解决] 删除 janlesion 2022-1-27 01433 janlesion 2022-1-27 11:17
[解决] 关于功能覆盖率 attach_img becky9411 2021-11-26 72169 lsadds 2021-12-8 09:36
[解决] 输出状态为X 新人帖 attach_img  ...2 becky9411 2021-11-12 113456 appleleaf 2021-11-16 02:00
[解决] vcs的simv无法成功运行  ...2 randolpha 2021-2-6 157305 huaximilk 2023-8-27 12:37
[解决] 将vcs的upf的脚本转移到cadence环境中 attach_img 新嘴小王安子 2021-1-25 83359 Allen_Du 2023-2-1 14:41
[解决] QuestaSim仿真时transcript窗口没有display信息 新人帖 attach_img 套马的汉子 2020-12-18 12796 l13787908861 2020-12-23 10:00
[解决] UVM寄存器模型的后门访问路径设置 新人帖 chip_z 2020-8-22 95765 koss123 2023-8-24 21:37
[解决] AXI UVM验证  ...2 770498962 2020-6-12 105168 yueyuedong 2021-4-1 21:27
[解决] Centos7-x64系统安装Questasim-10.4c的详细流程 新人帖  ...2 lisy0526 2019-12-2 118141 sudatt 2021-11-26 16:35
[解决] 这是什么引起的 [RegModel] map does not seem to be initialized correctly, check that the top register model ... 851018986 2019-10-17 21845 dtyuzhou 2019-10-18 17:09
[解决] neither the item's sequencer nor dedicated sequencer has been supplied to start item in default_parent_seq是什么 851018986 2019-10-15 95872 情舍至尊 2022-8-23 15:38
[解决] 寄存器模型执行read/write会死循环。 attach_img  ...23 桅杆 2019-8-26 206780 桅杆 2021-8-5 15:35
[解决] ntb_random_seed使用的时候还需要添加什么条件吗 851018986 2019-6-19 12015 851018986 2019-6-24 10:42
[解决] 请问大家,如何实现配置寄存器值,再把寄存器的值从sequence传给cfg(cfg会在base_test里面传... - [阅读权限 255]attach_img 851018986 2019-4-15 043 851018986 2019-4-15 17:36
[解决] 波形工具dev中如何在仿真的过程中实时的自动刷新波形 851018986 2018-12-3 52984 851018986 2018-12-5 11:16
[解决] 数字验证的基本内容还有啥呀?  ...2 LinyLin 2018-10-26 133495 uiwjyb 2018-11-12 22:00
下一页 »
12下一页
返 回 发新帖

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-29 20:59 , Processed in 0.020483 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块