在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
收起/展开 收藏本版 (87) |订阅

IC验证讨论 今日: 5 |主题: 6515|排名: 17 

讨论区只允许讨论交流不允许上传资料,更不允许任何形式的灌水!
12下一页
返 回 发新帖
[解决] smic 0.18us工艺后仿:Warning-[SDFCOM_IANE] IOPATH Annotation Not Enabled 新人帖 潘劭枫 2024-3-26 096 潘劭枫 2024-3-26 17:59
[解决] 菜鸟关于S2IBIS3的使用 attach_img  ...23456 qzzidane 2014-4-12 5218596 jiangnaner 2024-2-5 16:08
[解决] VCLP怎样用verdi打开 freemanhans 2022-12-8 91028 创芯101 2024-1-29 15:24
[解决] *Error* eval: undefined function - dbFindOpenBag attach_img 水果六 2023-11-27 0295 水果六 2023-11-27 13:22
[解决] DV验证机会怎么看? Tommy22333 2023-11-21 0378 Tommy22333 2023-11-21 10:18
[解决] driver里面的变量赋值给vif里的变量即可 became_an_icer 2023-8-30 2486 花伴星空 2023-8-31 11:03
[解决] verdi可以对同一个fsdb文件,打开多个波形窗口来添加信号吗? attach_img uzljuljz 2023-8-24 3569 uzljuljz 2023-8-27 23:07
[解决] vcs的simv无法成功运行  ...2 randolpha 2021-2-6 157499 huaximilk 2023-8-27 12:37
[解决] UVM寄存器模型的后门访问路径设置 新人帖 chip_z 2020-8-22 95913 koss123 2023-8-24 21:37
[解决] esxi-vmdk丢失创建 attach_img luoyanghero 2023-8-21 0412 luoyanghero 2023-8-21 11:29
[解决] SV clocking采样的问题 新人帖 attach_img  ...2 L_2023 2023-7-11 10949 L_2023 2023-7-17 20:32
[解决] 关于后仿真中SDF文件的hold time的负值问题(已解决供参考) attach_img  ...23456 zeushuang 2013-1-17 5632910 热爱IC的小白 2023-5-30 15:07
[解决] 北京中关村某芯片企业~IC验证、设计岗位 Tommy22333 2023-5-11 3831 Tommy22333 2023-5-12 18:21
悬赏 [解决] uart_vip - [悬赏 50 信元资产] 505爱夏 2022-11-22 91592 luokimon 2023-4-14 08:46
[解决] 后仿反标问题 attach_img freemanhans 2022-12-13 41279 freemanhans 2023-2-3 10:39
[解决] 将vcs的upf的脚本转移到cadence环境中 attach_img 新嘴小王安子 2021-1-25 83415 Allen_Du 2023-2-1 14:41
[解决] 惯性延迟(inertial delay)和传输延迟(transport delay) nano_dv 2022-10-24 01014 nano_dv 2022-10-24 19:21
[解决] VCS仿真debug选项问题 新人帖 freemanhans 2022-8-22 61245 freemanhans 2022-8-24 11:25
[解决] neither the item's sequencer nor dedicated sequencer has been supplied to start item in default_parent_seq是什么 851018986 2019-10-15 95992 情舍至尊 2022-8-23 15:38
[解决] sv 综合 wy12 2022-8-1 01945 wy12 2022-8-1 00:43
[解决] delete janlesion 2022-7-19 01308 janlesion 2022-7-19 14:41
[解决] 在verdi显示断言成功波形 新人帖 attach_img 西电IC 2022-5-25 01826 西电IC 2022-5-25 13:44
[解决] 求一个vcs混编SV Verilog VHDL的脚本 新人帖 a772816320a 2022-4-18 01134 a772816320a 2022-4-18 14:41
[解决] verilog与VHDL混合仿真的问题 attach_img becky9411 2022-4-11 31490 becky9411 2022-4-12 11:43
[解决] MS8311替代AD8605 attach_img XBW18025319604 2022-4-11 11054 XBW18025319604 2022-4-11 17:18
[解决] 删除 janlesion 2022-1-27 01473 janlesion 2022-1-27 11:17
[解决] 关于功能覆盖率 attach_img becky9411 2021-11-26 72254 lsadds 2021-12-8 09:36
[解决] Centos7-x64系统安装Questasim-10.4c的详细流程 新人帖  ...2 lisy0526 2019-12-2 118267 sudatt 2021-11-26 16:35
[解决] 输出状态为X 新人帖 attach_img  ...2 becky9411 2021-11-12 113551 appleleaf 2021-11-16 02:00
[解决] ncverilog带SDF后仿反标delay的问题? alexto 2018-10-24 96105 Top_Zhang 2021-8-10 09:41
[解决] 寄存器模型执行read/write会死循环。 attach_img  ...23 桅杆 2019-8-26 206970 桅杆 2021-8-5 15:35
[解决] 开机自动加载VCS license  ...2 qwpsmile 2010-4-14 105863 junnit 2021-6-14 08:44
[解决] AXI UVM验证  ...2 770498962 2020-6-12 105272 yueyuedong 2021-4-1 21:27
[解决] QuestaSim仿真时transcript窗口没有display信息 新人帖 attach_img 套马的汉子 2020-12-18 12875 l13787908861 2020-12-23 10:00
[解决] 解决!(lmgrd) Failed to open the TCP port number in the license. thostones 2015-1-14 16593 zyp96 2020-10-6 16:36
下一页 »
12下一页
返 回 发新帖

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /3 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-19 16:40 , Processed in 0.018385 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块