FPGA/ASIC/IC前端设计

[ 24846 主题 / 140299 回复 ]

版块介绍: FPGA,ASIC设计讨论及技术交流专区

版主: shiyinjita, HADIST, everhappy, yadog, tangyutao, neoitachi, dlb05061131, chinafpga, acgoal, guofu2010, arthur_wang_orz

收起/展开

本版规则

讨论区只允许讨论交流不允许上传资料,更不允许任何形式的灌水!

FPGA/ASIC/IC前端设计

 类型 作者/时间 回复 查看 最后发表
common   FPGA要怎么设计一个高倍的倍频器??  ...2 tmwcndjjmj 2009-6-3 16/6355 jl1374141105 2017-12-18 16:04
common   [求助]关于modelsim低通滤波器仿真,急急急 tastya 2017-10-15 1/196 zombes 2017-12-18 15:22
common   [求助]Xilinx oserdese原语使用求助 也许没你照样活 2017-12-11 1/132 xduryan 2017-12-18 11:20
common [资料]Altium Designer(Altera FPGA原理图库与封装库)很全 附件  ...23456..11 平凡的足迹 2014-8-22 106/9717 robinsuper 2017-12-17 23:04
common   [原创]特权同学倾情奉献9G海量FPGA学习资料  ...23456..8 rousong1989 2014-3-6 71/8221 Marvin.Liang 2017-12-17 19:53
common   [资料]TCL脚本学习资料 附件 yy00668 2016-9-10 9/492 北纬30度 2017-12-16 21:12
common   [求助]如何保证电路在10%的timing偏差内还可以正常工作? mysoul 2017-11-9 5/235 mysoul 2017-12-16 15:47
common   [求助]纯组合逻辑,仿真的结果与实际不符  ...234 mysoul 2017-11-28 30/811 mysoul 2017-12-16 15:41
common [讨论]vivado+modelsim支持systemverilog仿真么 sweet_liulang 2017-12-15 0/175 sweet_liulang 2017-12-15 20:19
common   [讨论]vcs后仿真中如何避免X值? 河源皮 2017-11-28 5/307 rvisk 2017-12-15 19:59
common   [求助]FPGA芯片外部的输入信号都要寄存吗 快乐小鱼 2017-12-13 3/205 冲出藩篱 2017-12-15 18:34
common [讨论]Windows下Verdi 2016、VCS等工具安装使用 - [阅读权限 10]附件  ...2 superpig2b 2017-5-21 13/298 nable008 2017-12-15 12:15
common 悬赏 [求助]ATPG fault simulation如何debug啊? - [悬赏资产 100 信元] 图片附件 xiaojigao 2015-2-2 1/551 suigi 2017-12-15 08:33
common   [原创]请教formality报error atlandis 2016-7-20 2/383 Anne_xiyuan 2017-12-14 19:26
common   [讨论]calibre 2015 aoi_cal_2015.4_16.11_mib dongfengno66 2016-11-30 7/570 soldierxfm1 2017-12-14 17:09
common   [资料]有没有哪位大佬有关于sram设计的相关资料。 swhisper1314 2017-12-14 0/115 swhisper1314 2017-12-14 16:33
common   [求助]PCIE核仿真,没有仿真结果 图片附件  ...23 neufeifatonju 2014-2-26 22/4539 文锋若风 2017-12-14 12:23
common [资料]xapp1052 附件 yaof12 2017-10-30 4/265 gg9132qq 2017-12-13 23:16
common   [原创]谁能上传alintALINT 2012.12.SR的规则集的文件么 happygadbee 2017-12-13 1/126 happygadbee 2017-12-13 15:44
common   [原创]我对IC设计流程的一些理解(数字IC部分) 精华 3  ...23456..15 zlmdmeail_80 2007-10-9 149/30543 cuixuexing 2017-12-13 13:56
common   [求助]signaltab 检测不到device zhaoyang_yt 2017-12-12 1/114 planet1997 2017-12-13 11:38
common   [原创]请教synplify综合 atlandis 2016-5-5 4/977 newliujian 2017-12-13 10:10
common 悬赏 [资料]哪儿能下载 v-by-one HS std文档完整版 - [悬赏资产 1 信元] luoyanghero 2017-12-12 0/98 luoyanghero 2017-12-12 21:17
common   [原创]请求帮助 Tony_yy 2017-12-7 3/177 Tony_yy 2017-12-12 18:30
common   [求助]如何用verilog求以2为底的对数  ...23 licong0601 2011-1-24 20/9597 fenglichen 2017-12-12 16:35
common   [求助]`ifdef 后可以跟运算符吗??? `ifdef A|B ??? dyytx 2017-8-28 8/279 gaurson 2017-12-12 13:39
common [求助]Virtex-II 配置回读问题 图片附件  ...2345 zaner 2015-10-24 47/2370 dreamfly123123 2017-12-12 11:51
common   [资料]Design Complier入门之84问 图片附件 small5 2016-8-25 3/489 JoJoWafer 2017-12-12 11:19
common   [求助]synplify综合出的edf文件 河源皮 2017-12-12 0/145 河源皮 2017-12-12 10:51
common   [求助]ZYNQ UltraScale+MPSOCs JTAG debug jiemoyang 2017-12-12 0/117 jiemoyang 2017-12-12 09:16