FPGA/ASIC论坛讨论

[ 24482 主题 / 138037 回复 ]

版块介绍: FPGA,ASIC设计讨论及技术交流专区

版主: shiyinjita, HADIST, everhappy, yadog, tangyutao, neoitachi, dlb05061131, chinafpga, acgoal, guofu2010, arthur_wang_orz

收起/展开

本版规则

讨论区只允许讨论交流不允许上传资料,更不允许任何形式的灌水!

FPGA/ASIC论坛讨论

 类型 作者/时间 回复 查看 最后发表
common   [求助]关于Kintex-7的IODELAY的使用问题 图片附件  ...2 REDARMY007 2017-6-25 11/369 REDARMY007 2017-8-15 22:01
common   [求助]lattice diamond 仿真问题 图片附件 jiannanc 2017-7-19 4/172 越远 2017-8-15 15:32
common   [求助]求助:xilinx pcie ep例子工程不能为windriver识别 flyboy 2017-8-11 9/226 sukong123 2017-8-15 15:27
common   [讨论]这种状态机综合出来是什么结果,大家来看下。 kevindas 2017-8-11 6/417 越远 2017-8-15 15:22
common   [求助]求在viviado中FFT变换用verilog调用IP核的程序代码 kynszbd1 2017-8-15 0/99 kynszbd1 2017-8-15 14:42
common   DC时的综合set_dont_use属性  ...2 cosmosd 2009-11-2 14/6449 window_blinds 2017-8-15 14:07
common   [资料](ebook) Chu - FPGA Prototyping Using Verilog Examples 附件 zjllh 2015-7-7 7/560 opqfeixue122 2017-8-15 13:28
common   [求助]关于xilinx MIG核使用 图片附件 598135385 2017-8-13 1/172 598135385 2017-8-15 13:04
common   [活动]《嵌入式软硬件协同设计实战指南:基于Xilinx ZYNQ》试读及ZED开发板线下体验活动 附件  ...23456..15 qiang0204 2013-2-28 142/25645 bjxxh 2017-8-15 07:52
common 投票 [统计]大家工作中用到一下哪些方面的知识会比较多,请多多捧场 songchao236 2014-3-27 10/1723 ricvadim 2017-8-14 17:39
common   [求助]CIC滤波后位数截断方法 kynszbd1 2017-8-14 1/138 cat_wjn 2017-8-14 17:01
common   [求助]SATA控制器 图片附件  ...23 a1221 2012-11-9 20/5876 wswlr 2017-8-14 16:59
common   [求助]CIC滤波后为啥不是正弦波 kynszbd1 2017-8-14 1/134 cat_wjn 2017-8-14 16:57
common   [求助]guide滤波求助 浪海 2017-8-14 0/104 浪海 2017-8-14 15:02
common   [原创]写testbench后用Isim、modelsim仿真出现的问题 fwzfwz11 2017-8-13 1/222 gaurson 2017-8-14 14:23
common   [原创]Isim中的仿真问题 fwzfwz11 2017-8-13 1/191 haimo 2017-8-14 13:37
common   关于fifo深度问题 精华 3  ...23456..9 windzjy 2007-1-14 85/28565 capcomwf 2017-8-14 12:26
common   [原创]set_max_delay和set_net_delay -max区别 anothermomo 2017-6-28 2/259 cxyfisher 2017-8-14 11:59
common   [求助]VHDL中如何查看LIBRARY IEEE 计日程功 2017-8-14 0/120 计日程功 2017-8-14 11:37
common   [求助]基于NI-VISA设计PCIE驱动的中断配置问题 图片附件 1049449312 2017-8-14 0/136 1049449312 2017-8-14 10:33
common   [求助]一份学习资料中配置PLL部分没看懂 附件  ...2 zhuyuefeng2009 2014-6-2 11/3170 hyliu006 2017-8-13 17:07
common [求助]职业路口选择 synopsys AE or 三星ic前端设计 wangyangcha 2017-8-13 0/221 wangyangcha 2017-8-13 13:53
common [求助]请教一下,各位大神,microblaze调试时候遇到的bug,查了好久没解决。 图片附件 zhicc 2017-8-12 1/204 zhicc 2017-8-12 14:17
common   [求助]请教个cadence综合的问题 gzanta 2017-8-11 2/296 gzanta 2017-8-12 02:32
common 悬赏 [求助]synopsys installer 安装dc时出现permission denied 怎么办??? - [悬赏资产 10 信元] 图片附件 yuanhong96 2015-11-25 9/766 星垂晓雾 2017-8-11 15:24
common   recovery time 和 removal time 是什么呀? 图片附件  ...234 iamsofine 2006-12-16 30/18172 星垂晓雾 2017-8-11 10:56
common   [讨论]FPGA实现灰度直方图均衡化 附件 浪海 2017-8-11 0/144 浪海 2017-8-11 09:31
common   [求助]请问布局布线阶段的产生的 track 具体是干什么的 ttxs2009 2016-10-4 4/1066 asdunk 2017-8-11 09:14
common   [求助]用VCS仿真xilinx mig的example design 出错 古镜子 2016-7-29 3/436 zhou19891227 2017-8-11 09:14
common   [求助]axi中的地址问题请教 钢铁孙 2017-8-10 0/152 钢铁孙 2017-8-10 23:04
common   [讨论]FPGA读写eMMC速度问题 图片附件 inrtpnhn 2017-7-2 7/356 原子弹001 2017-8-10 20:57
common   ISE TCAD的一个关于gzip问题 wsdsl 2009-4-3 8/2062 blueinspur 2017-8-10 20:43
common   [求助]clock经过IBUFG之后,仿真出来没有值,是红线 图片附件 scyshuier 2017-8-7 5/298 scyshuier 2017-8-10 19:51
common   [求助]关于数字前端和后端的疑惑  ...2 jamy3531 2015-5-28 19/2899 yinyeyy 2017-8-10 18:35
common   [求助]a^a_dly;组合逻辑毛刺 dyytx 2017-8-10 0/156 dyytx 2017-8-10 17:16
common   [求助]ISE13.1 为什么不能keep hierarchy??? liukai14052 2017-8-10 0/107 liukai14052 2017-8-10 17:16
common 悬赏 [求助]SYNOPSYS:DC&PrimeTime相关工艺库问题 - [悬赏资产 200 信元] sy1success 2015-10-10 5/750 星垂晓雾 2017-8-10 17:09
common   [求助]MAP出错,求助贴 图片附件 Dream_cluster 2017-8-10 0/144 Dream_cluster 2017-8-10 15:23
common   [求助]synplify综合后的EDN文件能反推出原始代码么? wiky2012 2017-8-10 0/137 wiky2012 2017-8-10 13:40
common [资料]同步FIFO和异步FIFO snq31418 2017-8-2 7/332 ShuffeLin 2017-8-10 10:52
Lock   移动: 人工智能(AI)是什么玩意? sh-sh 2017-8-10 -/- sh-sh 2017-8-10 10:52
common   [求助]关于set_input_delay和set_output_delay 图片附件  ...23 sages 2012-5-10 26/9035 星垂晓雾 2017-8-10 10:26
common   [求助]求saed90nm.v,synopsys的,万分感谢 hnhyhy 2017-8-10 0/171 hnhyhy 2017-8-10 09:55
common 悬赏 [求助]求助<Verilog数字VLSI设计教程>lab中的工艺库及DC软件设置 - [已解决] 附件  ...2 sunshine7706 2013-10-9 17/2412 kimluanpklu 2017-8-10 09:02
common 投票 [调查]Altera Quartus你在用哪个版本?你认为最稳定的版本?  ...23456..14 vistaman 2014-9-25 131/16029 原子弹001 2017-8-9 17:21
common [求助]通过USB Blaster线用JTAG模式无法对Altera FPGA编程 zzone 2011-5-13 5/4801 Frederick8 2017-8-9 10:20
common   [原创]Verilog基本电路设计之三(异步FIFO) 附件 精华 3  ...23456 杰克淡定 2016-6-18 56/5715 Apple_eert 2017-8-9 09:52
common 悬赏 [求助]Vivado2013.4使用FFT仿真问题 - [悬赏资产 100 信元] 附件 jiaoxiake 2015-12-4 3/593 modelsim64 2017-8-9 09:45
common   [求助]如何用Design Compiler查看元件库中的元件信息? 图片附件 myohmy0 2015-7-22 7/819 deeeeepblue 2017-8-8 18:22
common   [求助]XILINX A7 PCS_PMA的初始化时间约2.3毫秒 nj_yanglu 2017-8-8 0/159 nj_yanglu 2017-8-8 16:32