FPGA/ASIC论坛讨论

[ 24482 主题 / 138037 回复 ]

版块介绍: FPGA,ASIC设计讨论及技术交流专区

版主: shiyinjita, HADIST, everhappy, yadog, tangyutao, neoitachi, dlb05061131, chinafpga, acgoal, guofu2010, arthur_wang_orz

收起/展开

本版规则

讨论区只允许讨论交流不允许上传资料,更不允许任何形式的灌水!

FPGA/ASIC论坛讨论

 类型 作者/时间 回复 查看 最后发表
common [讨论]今天华为面试题:异步FIFO读时钟是写时钟的100倍,或者写是读的100倍会出现什么问题? 附件 精华 3  ...23456..8 hiwzy 2016-9-11 70/8786 catcat_2 2017-8-24 19:38
common   [讨论]DDS设置问题,相位该如何设置 图片附件 hgbest 2017-8-24 0/93 hgbest 2017-8-24 19:28
common [讨论]自制的logic分析仪的软核 图片附件 user123random 2017-8-24 0/98 user123random 2017-8-24 18:49
common   [求助]create_clock之后,generate_clock -combinational ,两个时钟之间的沿是默认对齐 dyytx 2017-8-23 2/177 杰克淡定 2017-8-24 15:59
common   [讨论]有关双网络双光纤FPGA传输卡 图片附件  ...23 freefpga007 2017-7-27 23/450 freefpga007 2017-8-24 11:40
common   [讨论]zynq7000 hefuzhang 2017-8-16 1/131 hefuzhang 2017-8-23 23:55
common   [求助]两块fpga开发板之间如何发送接收数据 sywwww 2017-8-22 6/259 zhangbinsniper 2017-8-23 21:52
common   [求助]超前进位加法器 图片附件 YoungZ1 2017-8-16 4/173 YoungZ1 2017-8-23 15:38
common [招聘]北京航空航天大学高精尖中心高薪诚聘博士后-人工智能处理器方向 baiwujushi 2017-8-23 0/176 baiwujushi 2017-8-23 13:15
common   [求助]fpga不做时序约束会不会出现时序违规  ...23 南盗 2012-9-23 23/4691 菜鸟2009 2017-8-23 10:11
common   [求助]请教Xilinx Zynq7000 FPGA的DDR3的问题 cecileraccoon 2015-10-10 6/820 hsc0588 2017-8-23 10:00
common   [求助]求助一个全局时钟的问题 Dream_cluster 2017-8-21 7/256 殷工 2017-8-22 19:14
common [原创]cadence IUS9.2 ncverilog安装方法,环境设置,原创。 图片附件  ...23456..72 lsqswl 2011-12-4 717/60245 pl1231231231 2017-8-22 18:21
common [资料]Verilog数字VLSI设计教程 PDF+verilog源码 图片附件  ...234 megaic 2016-4-22 31/1505 pl1231231231 2017-8-22 18:20
common   问问关于matlab里面FDATool生成verilog代码的问题 wqy1985 2009-5-5 5/3811 windwithgone 2017-8-22 11:46
common 悬赏 [讨论]请教大家,eMMC协议中的动态容量管理是必须要实现的吗? - [已解决] fkl523 2016-3-4 5/808 inrtpnhn 2017-8-22 09:20
common   [求助]FPGA布局布线问题求教 gwl0609 2012-6-10 4/3347 crazyhertz007 2017-8-22 00:24
common   [求助]请教:如何在Quartus中手动调整布局布线  ...2 andorxor 2010-3-1 11/7803 crazyhertz007 2017-8-22 00:19
common   [讨论]altera片子综合时fitter setting的seed做什么用的? daneast 2017-8-21 2/133 daneast 2017-8-21 17:16
common   [资料]pcie2.0协议 附件 blackman00000 2017-1-9 5/544 augustine 2017-8-21 09:40
common   [求助]谁有Managed Ethernet Switch这个IP kkchao 2017-8-17 1/266 江山无限辉 2017-8-21 09:25
common 投票 [调查]平时在工程设计中 Xilinx的FPGA 常用,还是使用 Altera的FPGA 常用?  ...23456..21 hongbutiao 2012-11-27 201/30796 xingonline 2017-8-21 08:19
common   [求助][求]基于Verilog+HDL的通信系统设计 + VerilogHDL那些事儿 附件  ...234 andy2000a 2013-9-22 32/4624 karta1851657 2017-8-21 02:21
common   [求助]Altera 与 Xilinx 光纤通信时丢数问题 昶橙子 2017-8-18 7/288 zhangbinsniper 2017-8-20 19:53
common   [求助]求助:谁有Atmel串行I2C EEPROM的AT24C系列Verilog 模型啊?或者下载地址 丰满的芒果 2014-11-18 1/654 milan04 2017-8-20 05:08
common 悬赏 [求助]安装Synopsys公司的DC软件installer时,source选择路径出现路径无效是什么原因呢? - [悬赏资产 10 信元] 图片附件 mofeizq 2017-8-16 4/232 mofeizq 2017-8-19 10:42
common   [求助]请问有谁转让不用pcie开发板,性价比高点 seablue520 2017-8-19 1/143 weila9 2017-8-19 10:36
common   [求助]PTPX功耗分析 sdustyj 2017-8-18 1/263 csqorpheus 2017-8-18 17:52
common [求助]请教一个Altera开发板PCIE问题,急!! 图片附件 爱阳阳963 2017-8-7 5/369 asyou 2017-8-18 16:19
common [求助]设计任意占空比任意奇分频电路? 附件  ...2 houjibin 2010-3-23 13/3484 QQben 2017-8-18 13:16
common   [求助]奇数分频器  ...2 hxy110 2017-5-22 13/527 QQben 2017-8-18 13:08
common   [求助].lib文件cell的写法 yh1011 2017-8-18 0/233 yh1011 2017-8-18 09:07
common   [原创]FPGA硬件加速平台 图片附件  ...2 freefpga007 2017-7-19 19/648 freefpga007 2017-8-18 08:29
common   [原创]有关12槽PCIe扩展坞支持11块PCIE SSD硬盘知识 图片附件  ...23 freefpga007 2017-7-27 20/403 freefpga007 2017-8-18 08:27
common   FPGA与88E1111千兆以太网实现—硬件  ...2 topggmq 2014-11-24 16/1924 原子弹001 2017-8-17 19:51
common   [求助]quartusII's signaltapII sample rate多少??? tezhi 2017-7-29 7/213 18601159496 2017-8-17 16:42
common   [原创]MIPI D-PHY Spec 附件  ...234 ytlin0 2014-2-27 36/3527 tiantianxch 2017-8-17 16:13
common   [求助]请教一下,dc综合关于门控时钟的问题  ...23 cx60208472 2014-7-16 24/2962 window_blinds 2017-8-17 15:50
common   急寻Cadence LDV 5.1,哪位DX知道哪里有下载,多谢了先。 风再起 2004-5-1 9/2902 yyangkkaiffeng 2017-8-17 14:58
common   [资料]为ZC706开发板(AD9361)制作SD卡Linux镜像的流程说明 附件  ...234 zhangtaozt 2015-4-2 32/7282 zzhito 2017-8-17 10:07
common   [求助]求助xilinx ise14.7编译modelsim10.1c出现的问题 图片附件 chang75161 2017-8-16 1/139 chang75161 2017-8-16 19:05
common   [求助]upf中power switch如何对不同电压进行选择 xsqnk 2017-8-15 1/125 sdlyyuxi 2017-8-16 16:03
common   [求助]请教一个关于srio gen2的问题 图片附件  ...234 bjh552125624 2017-7-13 39/682 qiurijian 2017-8-16 11:54
common   [求助]怎么画Y=(A*B)'+C*(D+E)的CMOS门级电路图呢???谁能给我画一下,谢谢了。。。 图片附件 青青。子衿 2017-8-15 3/279 成长的山羊 2017-8-16 11:46
common   [求助]vivado ILA 常量 图片附件 成谶 2017-8-16 0/143 成谶 2017-8-16 11:31
common   [求助]SRIO仿真遇到的问题与思考 图片附件 qiurijian 2017-8-12 4/261 qiurijian 2017-8-16 11:12
common   [求助]TSMC DFFSRcell的问题 fhy420462303 2016-11-17 2/200 fhy420462303 2017-8-16 10:36
common   [求助]V7 FPGA与C6678之间SRIO通信 cecileraccoon 2017-8-14 1/128 qiurijian 2017-8-16 10:20
common   [求助]vivado软件如何判断某个ip核的license是否可用 图片附件 qiurijian 2017-3-9 7/333 qiurijian 2017-8-16 10:00
common   [求助]ARM Memory IP产生 sukong123 2017-8-15 1/182 zhangguo1286 2017-8-15 22:04