FPGA/ASIC/IC前端设计

[ 25297 主题 / 143377 回复 ]

版块介绍: FPGA,ASIC设计讨论及技术交流专区

版主: shiyinjita, HADIST, everhappy, yadog, tangyutao, neoitachi, dlb05061131, chinafpga, acgoal, guofu2010, arthur_wang_orz

收起/展开

本版规则

讨论区只允许讨论交流不允许上传资料,更不允许任何形式的灌水!

FPGA/ASIC/IC前端设计

 类型 作者/时间 回复 查看 最后发表
common   [原创]求synopsys专用gcc安装包VG_GNU_PACKAGE安装教程  ...234 ideal2008 2015-8-12 31/2830 zzj0329 2018-7-5 12:15
common   [求助]vivado生成库配置文件modelsim.ini如何使用? american007 2018-7-5 0/120 american007 2018-7-5 11:21
common [求助]PT提取lib遇到警告 图片附件 sky_5294 2018-7-5 0/98 sky_5294 2018-7-5 08:15
common   [转贴]Mentor Graphics HDL Designer 2015 win 附件 ricvadim 2016-8-15 9/945 baba_ship 2018-7-5 06:37
common   [讨论]MIPS OCP to AHB桥接,带有verilog 附件  ...23 soelife 2012-7-26 21/3178 baba_ship 2018-7-5 05:52
common   [原创]ModelSim 库的编译及使用 附件 张成宇102 2018-6-16 2/197 baba_ship 2018-7-5 05:39
common   [求助]初学时序分析,Fmax和Restricted Fmax有什么关系 附件 善良的绅士 2018-7-2 2/148 baba_ship 2018-7-5 05:33
common   [资料]tanner集成电路与设计教程(第二册) 附件  ...2 lideli5 2012-7-23 15/1732 baba_ship 2018-7-5 05:32
common   [求助]求助:VCS 编译后simv -gui时出现问题 jojo0288 2018-7-3 2/169 jojo0288 2018-7-4 18:10
common [其它]我公司提供业界最小的H.264编码器,解码器IP及视频解决方案 附件 asic_service 2017-11-15 7/705 asic_service 2018-7-4 16:18
common   [求助]DC和PT中的时序约束是同一个吗?  ...2 flyingsheep 2013-3-25 17/7473 Marvin.Liang 2018-7-4 14:35
common   [求助]modelsim不加sdf文件时门级延迟是怎么来的? xinranhosue 2018-7-3 2/143 gaurson 2018-7-4 14:29
common   [原创]STA中的timing loops应该怎么理解呢 Marvin.Liang 2018-6-22 5/362 Marvin.Liang 2018-7-4 14:24
common   [原创]关于NVIDIA的智能模块NVDLA(深度学习加速器) 附件  ...2 CKlover 2018-3-8 15/802 lddyx123 2018-7-4 10:37
common [求助]关于ASTRO安装的问题 wqy1985 2009-12-28 7/1613 jeffej 2018-7-3 23:38
common   [求助]有谁知道Apache公司RedHawk软件的价格  ...2 zjl840928 2012-2-3 11/3870 wanghd1987 2018-7-3 20:50
common   [求助]请问触发器输出的响应时间Tco和保持时间、建立时间有什么关系吗? 哈哈1234 2018-5-24 1/138 方大囧 2018-7-3 19:53
common   [求助]1000元购买极化码的SCL译码verilog源代码 visage518 2015-11-23 9/1285 llbtq 2018-7-3 17:21
common [求助]各位大神 fpga远程在线升级怎么做呀 求指导谢谢 770498962 2018-6-15 4/212 sanbeishui_1999 2018-7-3 17:12
common   [讨论]quartus调用ROM时,读出的值与mif文件不一致 小坤坤帅 2018-7-2 4/122 小坤坤帅 2018-7-3 11:18
common   [求助]同步时钟(分频前后)的timing问题 图片附件 renzimu 2016-2-25 5/598 Rambo一号 2018-7-2 19:28
common   [求助]USB返回数据不全是什么问题 快乐小鱼 2018-7-2 0/102 快乐小鱼 2018-7-2 17:34
common   [求助]xilinx的MIG核控制DDR3,初始化有时候无法完成。。。 土门 2018-7-2 1/116 土门 2018-7-2 10:55
common   [求助]Vivado17.4使用 dearhero 2018-7-1 1/158 zzj0329 2018-7-1 21:31
common   [资料][PCIe]入门书籍: PCIE标准 附件  ...234 lijiangpeng 2015-5-2 36/2286 zhoudaweidean 2018-7-1 21:29