FPGA/ASIC论坛讨论

[ 24482 主题 / 138037 回复 ]

版块介绍: FPGA,ASIC设计讨论及技术交流专区

版主: shiyinjita, HADIST, everhappy, yadog, tangyutao, neoitachi, dlb05061131, chinafpga, acgoal, guofu2010, arthur_wang_orz

收起/展开

本版规则

讨论区只允许讨论交流不允许上传资料,更不允许任何形式的灌水!

FPGA/ASIC论坛讨论

 类型 作者/时间 回复 查看 最后发表
common   [资料]FPGA进阶《FPGA技术详解》 附件 liangzl216 2017-8-15 6/368 linger2003 2017-9-4 22:18
common   [求助]模块外部一个确定性信号进入模块中变成了x??? 图片附件 lailix 2017-9-4 1/118 lailix 2017-9-4 21:47
common   [原创]XILINX GTX/GTP 使用小结  ...23 lucien_1986 2012-3-8 23/6587 qiurijian 2017-9-4 19:40
common   [讨论]关于芯片的复位处理 xiaowang8900 2017-9-3 1/127 wythelin 2017-9-4 15:52
common   [求助]请教一下,在一个程序中,改一个计数器或者添加cdc信号,引起其他不相关的逻辑出错 jabeilecoat 2017-9-3 3/108 gaurson 2017-9-4 14:27
common   [资料]Altera DE2_115 光盘资料分享 yhsy1002 2017-4-19 2/214 李婷婷 2017-9-4 14:21
common   [求助]virtex4 JTAG1149回读memory 图片附件 冰馨若颜 2017-9-1 2/182 冰馨若颜 2017-9-4 08:46
common   [求助]FPGA 实现sigma-delta调制器,输出PWM信号 wangzihao8496 2017-9-3 0/102 wangzihao8496 2017-9-3 20:52
common   [求助]vivado的fft核在matlab仿真中调用的问题 附件 shixiaoke_dt 2017-9-2 1/156 瑾微寒 2017-9-3 17:41
common [原创]Xilinx ISE官方IP可以解密源码了  ...23 Student 2014-12-29 22/4651 瑾微寒 2017-9-3 17:40
common [讨论]跨时钟域FIFO的老话题:快时钟域的地址信息如何同步到慢时钟域?  ...2345 sharpwinner 2012-10-25 40/11919 瑾微寒 2017-9-3 17:38
common [求助]Virtex-II 配置回读问题 图片附件  ...2345 zaner 2015-10-24 46/2113 瑾微寒 2017-9-3 17:38
common 投票 [调查]仿真工具统计  ...234 glife 2014-11-22 36/6689 瑾微寒 2017-9-3 17:34
common   [原创]特权同学倾情奉献9G海量FPGA学习资料  ...23456..7 rousong1989 2014-3-6 69/7180 novman 2017-9-3 12:28
common   [活动]【zynq征文】Zynq在Vivado的应用、源码 附件 精华 1  ...234 gaochy1126 2013-2-20 34/4266 ouyangyu 2017-9-2 23:13
common   [求助]VCS的2014版以及往后的.spf文件用什么指令解压或者安装 qwer20 2017-2-28 4/129 timtim016801 2017-9-2 14:50
common   [求助]再问xilinx ip 核之srio之例化使用 附件  ...2 qiurijian 2017-3-31 13/420 qiurijian 2017-9-2 10:58
common   [求助]failed on clock tree synthesis xiaoyisimonguo 2017-9-2 1/110 瑾微寒 2017-9-2 09:57
common   [求助]ISE综合出错,求助! 图片附件 xyx_xt 2017-9-1 4/197 瑾微寒 2017-9-2 09:46
common   [求助]xilinx复数乘法器的一个疑问。 附件 qiurijian 2017-2-15 6/343 qiurijian 2017-9-2 09:41
common   [原创]Verilog基本电路设计之一(单bit跨时钟域同步) 图片附件 精华 3  ...23456..9 杰克淡定 2016-6-15 86/11693 sureking 2017-9-1 17:41
common   [求助]好问的我又来了,关于Vivado的逻辑分析仪使用!!!! luchuyu 2017-5-24 7/273 殷工 2017-9-1 15:23
common   [原创]用Vivado Block Design搭积木 图片附件 steeven_lee 2017-3-5 5/255 殷工 2017-9-1 14:52
common   [求助]vivado tcl模式下remove unconnected debug ports and chanel 363983948 2015-5-4 4/405 殷工 2017-9-1 14:48
common   [调查]难道只有我一个人登录不上EETOP? YYFFLLMMNN 2017-8-31 3/114 chenfengrugao 2017-9-1 09:33
common   [原创]Vivado下实例化HDL代码 Zrh 2017-5-18 1/274 ibubapa 2017-8-31 23:16
common   [原创]modelsim编译vivado_201602库文件,包括secureip 附件 njithjw 2017-2-9 6/557 ibubapa 2017-8-31 23:11
common   [求助]Vivado FIFO-generator如何生成verilog的IP代码 jia1546 2017-7-14 3/192 ibubapa 2017-8-31 23:10
common   [求助]vivado带ip核的工程封装 applemelon 2017-7-14 2/156 ibubapa 2017-8-31 23:09
common   [求助]关于DVI双链路多路输出问题求教 vegetablebirds 2017-8-31 0/134 vegetablebirds 2017-8-31 22:24
common   [求助]verilog关于定义数组的问题 aftertree 2017-8-31 0/106 aftertree 2017-8-31 20:39
common   [求助]请教一下同步fifo及异步fifo深度的计算原理及方法  ...234 qqiummo 2014-11-24 31/5671 moon_y 2017-8-31 20:13
common   [求助]求助:Xilinx FFT IP 核的理解 lailix 2017-8-29 3/156 lailix 2017-8-31 19:52
common [求助]请问DC综合的时候金属preferred routing direction报错 图片附件 helimpopo 2017-8-31 2/81 helimpopo 2017-8-31 18:43
common [求助]求问原理图对比 血溶伊剑 2017-7-19 4/168 NarutoHinata 2017-8-31 18:14
common   [求助]Verilog代码写了一大堆,综合后为什么占用的资源那么少?? lailix 2017-8-23 4/258 sureking 2017-8-31 18:07
common   [求助]关于Quartus的FIFO IP核时序设计问题 附件 sureking 2017-7-31 6/205 sureking 2017-8-31 17:51
common   [求助]viviado自带仿真器调用出现如下错误 kynszbd1 2017-8-26 2/145 kynszbd1 2017-8-31 16:42
common   [求助]viviado自带仿真器调用出现如下错误 kynszbd1 2017-8-31 0/65 kynszbd1 2017-8-31 16:41
common   [求助]求教Beyond Compare linux下应该怎么破解? open82977352 2017-8-31 0/85 open82977352 2017-8-31 16:36
common   [求助]FPGA 中的双口RAM 可以同时读和同时写吗 gzy0506 2017-8-31 1/117 whz7783478 2017-8-31 13:47
common   [招聘]高薪聘请FPGA工程师 罗芳 2017-6-7 5/633 YYFFLLMMNN 2017-8-31 09:43
common   [求助]请教大神关于icape2部分重加载问题 liyingpan 2017-8-31 0/58 liyingpan 2017-8-31 08:19
common   [求助]求Xilinx Kintex®-7系列FPGA SATA 3.0 IP kevin1078 2016-12-9 3/363 lhy_bf 2017-8-30 15:13
common   [讨论]Xilinx SATA Host控制器设计实现 axpro 2017-3-26 1/218 lhy_bf 2017-8-30 15:07
common   [讨论]这个算法verilog怎么实现 谁枫而飘 2017-8-15 3/344 南宫恨 2017-8-30 15:00
common   [讨论]如何确保工作模式切换安全有效? window_blinds 2017-8-30 2/87 江山无限辉 2017-8-30 14:02
common   [求助]FPGA开发入门求助 tanzhp 2015-4-2 1/366 tanzhp 2017-8-30 11:21
common   [求助]求synopsys的design compiler的user guide及相关资料 tanzhp 2017-8-29 2/96 zsftm 2017-8-30 10:37
common   [讨论]SDRAM和DDR2控制器编写  ...2 cpagm@qq.com 2015-7-9 18/1962 dogrun 2017-8-30 09:55