FPGA/ASIC/IC前端设计

[ 24846 主题 / 140298 回复 ]

版块介绍: FPGA,ASIC设计讨论及技术交流专区

版主: shiyinjita, HADIST, everhappy, yadog, tangyutao, neoitachi, dlb05061131, chinafpga, acgoal, guofu2010, arthur_wang_orz

收起/展开

本版规则

讨论区只允许讨论交流不允许上传资料,更不允许任何形式的灌水!

FPGA/ASIC/IC前端设计

 类型 作者/时间 回复 查看 最后发表
common   [原创]哪位大侠能提供Active-HDL 10.2 Riviera-Pro 2015.2 Crack yuelengyueming 2015-6-4 8/1540 lzhp 2018-1-5 10:25
common   [求助]关于Synopsys 的.lib和.db文件的问题 yzx90333 2017-12-12 3/186 maoqiu 2018-1-5 10:11
common   [求助]design vision 层次化窗口看不到读入的文件怎么回事?求解? 图片附件 tangtang6943 2018-1-5 1/174 tangtang6943 2018-1-5 00:55
common   [求助]spartan6怎么实现串并转换  ...2 summuy 2012-4-13 10/2390 cuirukai 2018-1-4 21:26
common   [资料]coding style 244603253 2017-11-29 7/356 涂满 2018-1-4 16:36
common   [原创]NotePad++ verilog 编辑增强版插件 图片附件  ...234 lich6612 2016-10-7 32/2244 njxlchl 2018-1-4 14:47
common   [求助]关于FPGA使用primetime进行静态时序分析 zhangroot 2018-1-4 1/108 zhangroot 2018-1-4 14:36
common   [求助]UVM在0时刻停止仿真 荆棘鸟OO 2018-1-4 0/102 荆棘鸟OO 2018-1-4 14:35
common   [求助]Design compiler问题求助 onearangel 2014-4-19 3/1119 azkandf 2018-1-4 10:40
common   [讨论]NCVerilog調用C出現錯誤:ncsc_run: *E,TBBLDF: Failed to generate object tezhi 2018-1-4 0/103 tezhi 2018-1-4 09:58
common   [求助]由prom向fpga配置不进去  ...2 qd0090 2010-5-3 12/1984 ydfq128 2018-1-3 19:00
common 投票 [调查]平时在工程设计中 Xilinx的FPGA 常用,还是使用 Altera的FPGA 常用?  ...23456..21 hongbutiao 2012-11-27 205/32087 lyl0719 2018-1-3 18:18
common   [求助]ISE调用modelsim出错,求大神 图片附件 HAORUIMIN 2018-1-3 0/128 HAORUIMIN 2018-1-3 17:42
common   [求助]请问哪位能够将Altera DDR PHY的dqs相关信号讲解一下,非常感谢!  ...2 amousea 2010-3-17 10/3821 caohua1986517 2018-1-3 16:12
common   [求助]XILINX FPGA 配置不上,求指导! 图片附件 zhaoxunbo 2017-12-29 5/281 zhaoxunbo 2018-1-3 15:27
common 悬赏 [求助]Vivado的debug core怎么用? - [已解决] 图片附件  ...2345 linghuqiubai 2015-5-27 42/21962 清霜一梦 2018-1-3 13:51
common [原创]SystemVerilog学习(1)  ...2 sivar 2010-12-5 10/3642 tezhi 2018-1-3 08:28
common [原创]Xilinx ISE官方IP可以解密源码了  ...23 Student 2014-12-29 26/5830 doomsten 2018-1-3 06:51
common   [求助]Altera/Modelsim仿真FIR Compiler 2核的问题 cameion 2014-6-6 2/2403 zhengjie0318 2018-1-2 17:12
common   [招聘]找人开发 FPGA JESD204B高速接口 lanww 2017-5-22 1/355 zyj2012 2018-1-2 16:11
common   DC安装磨难记  ...2345 gdfhdfh 2008-8-23 49/16275 azkandf 2018-1-2 15:12
common   [求助]HDL designer能不能加chipscope luckylkun 2012-11-15 7/1028 doctor1988 2018-1-2 02:17
common   [求助]HDL designer2012中如何加入xilinx的unisim的库 fov 2013-1-15 1/742 doctor1988 2018-1-2 00:37
common   [讨论]good document for rtl designers 附件 rocking_vlsi 2017-12-21 8/266 muroanxfile019 2018-1-2 00:21
common   [转贴]Mentor Graphics HDL Designer 2015 win 附件 ricvadim 2016-8-15 7/739 doctor1988 2018-1-1 23:42
common   [原创]用FPGA实现简单的UDP/IP通信 图片附件 精华 3 帖子被加分  ...23456..13 dogbear2245 2017-1-16 124/8116 xivisi 2018-1-1 14:00
common [原创]Xilinx SDSoC的License fpga2018 2017-12-30 0/215 fpga2018 2017-12-30 03:48
common   [原创]Verilog基本电路设计之三(异步FIFO) 图片附件 精华 3  ...23456..7 杰克淡定 2016-6-18 61/6685 sdlyyuxi 2017-12-29 18:57
common   [求助]SRAM深度和宽度支持奇数么? qingzg 2017-12-29 1/179 yujuntao 2017-12-29 17:13
common   [求助]边沿触发模块中是否可以到阻塞赋值 550503091 2017-12-29 3/251 sdlyyuxi 2017-12-29 16:27