在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
[求助] 同时钟源问题 sofan 2013-7-9 94275 como19860708 2013-7-11 08:57
[调查] 请问xilinx7系列的fpga zhoujun4215047 2013-7-10 42770 yadog 2013-7-11 08:54
给大家推荐一个站---GAISLER RESEARCH btltz 2005-2-1 93996 zhanshen 2013-7-10 22:21
[求助] 求264的编码IP h20030711 2013-7-10 01615 h20030711 2013-7-10 21:54
[求助] verilog 系统任务$hdsCurrentPath是做啥用的? l2002924700 2013-7-10 03383 l2002924700 2013-7-10 21:39
[求助] vcs编译xilinx加密库的问题 kuailexiari 2013-6-28 22415 tiangua 2013-7-10 20:38
[求助] 关于ISE14.1使用FFT和FIR IP的问题 easyma 2013-7-10 11641 zgc8490237 2013-7-10 18:41
[原创] 请教寄存器库的端口含义 atlandis 2013-7-10 28568 atlandis 2013-7-10 18:07
[求助] signaltap显示引脚有输出,但pcb上引脚无输出??? wgang0224 2013-7-9 41808 爱在00身边 2013-7-10 17:32
[求助] 关于No path found 绿茶盖儿 2013-7-10 01696 绿茶盖儿 2013-7-10 17:27
[求助] 关于Xilinx JTAG问题 yangdaoning 2013-7-8 43291 pontiff 2013-7-10 16:22
[原创] CSMA/CD 是在哪层实现的 wide_road 2013-7-10 02037 wide_road 2013-7-10 13:08
[求助] ISE中isim仿真方面请教一个问题 attach_img flywindchang 2013-7-4 77467 hiloco 2013-7-10 12:53
[原创] FPGA上指定两个pin做I2C输出 atlandis 2013-7-9 92592 falloutmx 2013-7-10 10:15
[求助] SingalTap中Node finder中filter信号分类问题 江南炊烟 2013-7-10 02027 江南炊烟 2013-7-10 10:12
[求助] 请问我下了modelsim,安装没反应 georgelzh 2013-7-4 42792 georgelzh 2013-7-10 09:04
[活动] 【Zynq征文】Zynq交叉编译环境链的建立与C程序编写 digest gaochy1126 2013-2-25 13875 warpigeon 2013-7-9 20:10
[求助] 异步时钟域的问题  ...23 shxr 2011-10-12 297662 wgej1987 2013-7-9 17:43
[讨论] 复位信号要同步化处理 多时钟 缓慢 2013-7-4 63183 csmxinxin 2013-7-9 17:08
[求助] V5系列中GTP_DUAL的同步状态机 attach_img 挂在天边的鱼 2013-7-9 52759 挂在天边的鱼 2013-7-9 16:58
[求助] 一般FPGA上电后那些触发器的复位引脚都是处于什么状态呢? zhuyuefeng2009 2013-7-6 32633 csmxinxin 2013-7-9 16:51
[求助] 时序分析问题,求帮忙,求指导~~~ attach_img yujiexie 2013-7-7 92313 csmxinxin 2013-7-9 16:50
[求助] 平均故障时间的计算 sofan 2013-7-8 11847 shiyinjita 2013-7-9 12:02
[求助] 内存条问题 baobao697841 2013-7-7 21327 zkr4 2013-7-8 15:53
[求助] 安装IUS9.2出错。求解决~ leo-wang 2013-7-7 01634 leo-wang 2013-7-7 21:25
[求助] 哪位大神给介绍个FPGA相关的实习工作  ...2 Masterwk 2013-7-3 174104 Masterwk 2013-7-7 21:17
[调查] 待遇调查 TomL 2013-7-6 52136 TomL 2013-7-7 20:26
[求助] DDR问题 baobao697841 2013-7-2 11219 baobao697841 2013-7-7 17:41
[招聘] 号外号外 sdfgert 2013-7-7 01794 sdfgert 2013-7-7 11:40
[求助] 谁有 Xilinx XC3S500E Spartan-3E开发板 摩根对冲 2012-8-20 51903 tiantsmart 2013-7-6 17:40
[原创] 一本很好的硬件思想书《verlog HDL综合实用教程》J.Bhasker著 孙海平译 shxr 2010-7-14 52330 calculus007 2013-7-6 14:29
[求助] 如何防止写出来的verilog不能综合出来啊?  ...23 sunhui_asic 2010-7-30 297055 jnale 2013-7-6 11:25
有人使用过Identify进行debug吗? feitengyu 2008-12-3 54172 michaelzhang 2013-7-6 10:39
[求助] Qsys是不是只能在处理器为NIOS的时候才能生成simulation model? inwise 2013-7-6 01314 inwise 2013-7-6 09:34
[原创] A++ 资源N001——从CST 模型到PCB 版图 attach_img shuangmu 2013-7-5 04852 shuangmu 2013-7-5 23:45
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-29 07:12 , Processed in 0.077125 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块