数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 12 |主题: 30084|排名: 8

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 479 480 481 482483484 485 486 ... 860 / 860 页下一页

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


[求助] 如何将串行输入的数据按照要求串行输出？	qiudanyi1 2013-8-22	412596	uestckaiwen 2013-8-24 22:21
[求助] 关于MIPI的疑问	atlandis 2012-2-29	34184	cgssuccess 2013-8-24 19:15
[求助] 求助FPGA 无损压缩算法	angel19840920 2013-8-23	11676	kk2009 2013-8-24 13:17
[求助] 贴出verilog文件以及综合script，请大侠帮我看看哪里出错	ttxs2009 2013-8-24	12024	kk2009 2013-8-24 13:14
[求助] questa中的Questa Verification Library使用？？	shiyinjita 2013-8-23	01521	shiyinjita 2013-8-23 16:58
[求助] 关于FPGA综合及布局布线的疑问	yangxiaoyong 2013-8-23	33087	eaglelsb 2013-8-23 16:32
[求助] CH7301的配置	gxiaob 2012-8-9	42837	曾义和 2013-8-23 16:18
[求助] 如何代替功能仿真中的延时	janstina 2013-8-22	62050	gygyg 2013-8-23 15:03
[求助] xilinx的PCIE硬核	574920045 2013-8-22	37949	shiyinjita 2013-8-23 13:17
[求助] 求助Quartus ii 12.1编译问题。。。。	小瓶蒙蒙 2013-8-23	41793	小瓶蒙蒙 2013-8-23 13:13
[求助] 关于状态编码问题	newaysoft 2013-8-22	64407	erander1985 2013-8-23 11:20
[求助] 求助Quartus ii 12.1使用。。。。	小瓶蒙蒙 2013-8-22	84310	wgej1987 2013-8-23 10:02
[求助] 你们那里微电子器件、工艺、设计硕士继续深造和工作大概比例是？ ...2	aka 2013-8-18	123181	lyfztz 2013-8-23 07:01
[求助] ISE 安装时报错	hehuachangkai 2013-8-22	14445	legendbb 2013-8-23 00:09
新来的，多关照 (无内容)	guojason 2004-2-9	22226	guojason 2013-8-22 22:40
[求助] 【求助】DSP与FPGA的通信	oubao 2013-8-19	13646	zdl1986 2013-8-22 21:56
modelsim6.3g求助-(vish-4101) No objects found matching '*' ...2	eedavidtop 2008-6-16	127174	ken513314 2013-8-22 16:37
[求助] 求大神指导如何在时序仿真中查看内部信号	janstina 2013-8-21	45373	wgej1987 2013-8-22 14:11
[求助] Xilinx Scaler IP help	zixuan1982 2013-7-10	73333	yans6 2013-8-22 09:39
[求助] 关于FPGA时钟管脚分配和时钟网络的问题	robertslyh 2013-8-21	11811	robertslyh 2013-8-22 09:35
[求助] 跪求个GTP的例子，谢谢了。。。。	shiyinjita 2013-7-17	22392	574920045 2013-8-22 09:08
[求助] 有没有熟悉quartus下载文件pof 结构的亲们？	sunruxu 2013-8-21	12286	sunruxu 2013-8-22 08:51
[求助] 请问verilog中定义的parameter占用什么资源？	open82977352 2013-8-16	87530	open82977352 2013-8-22 08:21
[求助] 初级问题：modelsim时序仿真应该添加哪些文件？	janstina 2013-8-20	61894	gaurson 2013-8-21 22:45
[求助] Tmax 求助！！	bettermanjh 2013-8-21	02859	bettermanjh 2013-8-21 21:33
[讨论] xilinx 13.1	kushalpatel 2013-8-21	01956	kushalpatel 2013-8-21 17:36
[原创] 关于XILINX FPGA中VRP/VRN管脚的使用	lucien_1986 2011-11-1	65056	vivzzm131 2013-8-21 16:58
[求助] RAM空间不足求之间	xujiong1992 2013-8-20	52143	warking 2013-8-21 16:55
[求助] 关于同时开启多个modelsim的问题	htj844575037 2013-8-12	53954	vivzzm131 2013-8-21 16:52
[求助] 怪事！verilog编写的fft程序编译结果无资源消耗 ...2	janstina 2013-8-15	105510	vivzzm131 2013-8-21 16:26
[求助] FPGA管脚约束中INST与NET的区别	Oboyer 2013-8-9	89043	vivzzm131 2013-8-21 16:18
[求助] 为什么编译工程文件时产生project_time_limited.sof文件？	jiamianwuzhe 2013-8-16	21758	micy1919 2013-8-21 09:59
[求助] 如何实现三模冗余加法器	践行者 2013-8-20	22961	践行者 2013-8-21 09:02
[求助] 怎么set up libraries in Prime Time	bingjunpeng 2013-8-21	13501	bingjunpeng 2013-8-21 04:53
[求助] FPGA问题（这题目）	ailnyg 2013-8-20	32117	gaurson 2013-8-20 23:43

1 ... 479 480 481 482483484 485 486 ... 860 / 860 页下一页

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 12 |主题: 30084|排名: 8

快速发帖

站长推荐 /2