FPGA/ASIC论坛讨论

[ 24482 主题 / 138037 回复 ]

版块介绍: FPGA,ASIC设计讨论及技术交流专区

版主: shiyinjita, HADIST, everhappy, yadog, tangyutao, neoitachi, dlb05061131, chinafpga, acgoal, guofu2010, arthur_wang_orz

收起/展开

本版规则

讨论区只允许讨论交流不允许上传资料,更不允许任何形式的灌水!

FPGA/ASIC论坛讨论

 类型 作者/时间 回复 查看 最后发表
common   [资料]Verilog超详细教程 附件  ...23456..10 zxopenwgb 2016-9-18 90/4730 dreamfly123123 2017-9-15 23:59
common   [原创]vivado debug core 触发信号 河源皮 2017-9-15 0/233 河源皮 2017-9-15 15:19
common   [求助]vivado 约束求助 我要反三俗 2017-9-10 1/100 殷工 2017-9-15 15:16
common   [求助]virtex 4 回读数据不对 冰馨若颜 2017-9-15 0/148 冰馨若颜 2017-9-15 14:38
common   [资料]**E-Book** Advanced SOC Test Design and Optimization 附件 IC_panda 2012-6-16 7/940 Ryggeor 2017-9-15 14:32
common [资料]【2016-Apr/May】Military Embedded systems 图片附件 子幽墨雨 2016-6-20 5/433 Ryggeor 2017-9-15 14:29
common   [转贴]test jackzhang 2017-9-15 1/98 piigle 2017-9-15 11:42
common   [原创]基于FPGA之低速协议设计实验手稿及源码 附件 精华 3  ...23456..14 qinzhanao 2015-8-5 138/8940 piigle 2017-9-15 11:39
common   [求助]同步时钟与异步时钟  ...2 yyb_seu 2015-6-30 10/3301 piigle 2017-9-15 11:37
common   [求助]FPGA怎么对IO端口进行过压保护 谁枫而飘 2017-9-15 0/174 谁枫而飘 2017-9-15 10:48
common   [求助]DESIGN COMPILER / SGE tjbobo 2013-4-10 1/573 vitohong 2017-9-15 10:26
common   [求助].cshrc文件是干嘛的?  ...2 朱鹮2011 2015-8-3 10/1907 飞鸟一帆 2017-9-15 09:23
common   [求助]工作选择 黎释注册 2017-9-11 7/209 superhorsemmc 2017-9-15 08:51
common   [求助]ISE14.7三种工况下的时序 maopaodeyu 2017-9-14 0/90 maopaodeyu 2017-9-14 21:46
common   [讨论]Sigma-delta ADC中的DNL和INL有没有必要去关注和评估? 艾克0928 2017-9-12 6/117 艾克0928 2017-9-14 14:26
common   [求助]两块xilinx k7之间用光纤相连,用ibert测试误码率 USTC_SRQ 2017-9-5 3/245 interpolmoon 2017-9-14 14:04
common   [求助]关于DC保持时间的问题 renfz 2017-9-12 7/130 yanrenyi 2017-9-14 12:43
common   [求助]跨时钟域同步电路有问题要请教。附有电路图,简单明了。 图片附件  ...2 qiurijian 2017-9-12 11/227 qiurijian 2017-9-14 09:29
common   [求助]怎么用quartus prime pro仿真程序,联合modelsim也可以?求解答 zbsoso 2017-9-13 0/96 zbsoso 2017-9-13 21:20
common   [资料][PCIe]入门书籍: PCIE标准 附件 lijiangpeng 2015-5-2 6/975 hgbest 2017-9-13 18:37
common   [求助]高速PWM设计 hityult 2017-9-11 2/147 江山无限辉 2017-9-13 18:19
common [求助]如何在Design Compiler中打开.db文件? 86497689 2010-11-11 5/2427 tabata 2017-9-13 17:10
common   [求助]关于IIC通信协议的从机Verilog实现  ...2 西门电工 2017-8-30 10/308 joysymbol 2017-9-13 13:53
common   [原创]ubuntu13.04 AMD64bit synopsys EDA  ...23 my2817 2013-9-29 26/4650 tabata 2017-9-13 13:49
common   [原创]抢先发布_ H.265H.264 ZCU106 PALLETS 2017-9-13 0/144 PALLETS 2017-9-13 13:38
common   谁有MJPEG 或JPEG2000 IP啊 附件  ...234 hypee 2004-6-2 39/7530 gaogangjie 2017-9-13 09:46
common   [讨论]有做过openPowerlink协议栈在Xilinx FPGA平台上的移植的大神吗 konrad_26 2017-1-18 2/231 江山无限辉 2017-9-13 09:30
common   [求助]dc 导入的后缀名是 vg的是什么文件? wide_road 2017-9-1 3/268 wide_road 2017-9-13 09:22
common   [资料]STK学习资料分享 附件  ...2 damugua 2014-5-24 13/1445 ccaatt 2017-9-12 23:47
common   [讨论]关于FPGA寄存器初始化的有感而发 林间醉梦 2017-9-11 5/175 2740710202 2017-9-12 17:23
common [求助]请问有人用过V7 SRIO的软复位(link request)功能吗? zero551 2017-9-12 0/68 zero551 2017-9-12 16:30
common [原创]Vivado的Debugger抓取信号的数据导出以及解析方法 图片附件 挂在天边的鱼 2016-12-29 5/650 ibubapa 2017-9-12 13:30
common [讨论]pcie msi lzjx 2017-9-8 2/128 cf_kibby@qq.com 2017-9-12 11:28
common   [求助]关于PCI EXPRESS的一个问题之基址寄存器 qiurijian 2017-9-9 7/142 qiurijian 2017-9-12 11:11
common   [求助]关于gate,cell 和area的关系 delllily 2017-9-10 4/200 杰克淡定 2017-9-12 10:04
common   [求助]真正的数字IC开发还是在用quartus吗?? adan313 2017-9-3 8/266 adan313 2017-9-11 23:28
common   [讨论]关于clock_uncertainty xiaowang8900 2017-9-7 4/197 xiaowang8900 2017-9-11 21:37
common   [求助]nc verilog仿真错误 图片附件 冰馨若颜 2017-9-7 6/146 gaurson 2017-9-11 15:28
common   [原创]RobustVerilog parser 在win7 不好用 附件  ...2 wide_road 2013-10-12 14/1795 suchang 2017-9-11 14:54
common   [求助]vcs2014不支持verdi联合仿真么 wangyangcha 2017-9-11 0/66 wangyangcha 2017-9-11 11:34
common   [求助]FPGA的FIFO IP核应用与UDP传输的问题 图片附件 若愚jx 2017-9-7 5/197 若愚jx 2017-9-11 10:31
common   [原创]基于MicroBlaze软核的嵌入式C编程经验总结 附件 精华 1  ...23456..13 FPGAASICII 2012-5-8 121/11694 上学堂的小二郎 2017-9-11 09:39
common   [求助]求arm AHB的verilog实现 xuebq2013 2013-7-10 7/1888 kimluanpklu 2017-9-10 16:45
common   [求助]fir滤波器零点极点意义 110500623 2011-8-22 9/2453 qiurijian 2017-9-10 15:31
common   [求助]关于vivado里ilaIP核的使用 zybsds 2017-6-13 5/133 jojofarmer 2017-9-10 12:43
common   [原创]Altera开发板与xilinx开发板对比 liang5293392 2017-9-7 1/245 jojofarmer 2017-9-10 11:37
common   [求助]时序分析 求助 默认的hold check edge 图片附件 dyytx 2017-9-9 2/95 jojofarmer 2017-9-10 11:27
common   [原创]【分享】自己有关FPGA项目的经验之谈 telewuhun 2017-9-9 3/166 jojofarmer 2017-9-10 11:22
common   [求助]定点 除法 高精度  ...2 ppolw 2017-9-7 10/195 jojofarmer 2017-9-10 11:11
common   [求助]datasheet中的时序图都用什么软件画的? pxpeng 2017-8-3 4/227 bidoy 2017-9-9 23:51