在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
[求助] (求助)ModelSim SE 6.4a 进行时序仿真,SDF加载错误  ...2 jason00532 2011-1-3 108177 ABC 2023-12-18 10:27
悬赏 [求助] VerilogA代码error求助 - [已解决] attach_img Ichika丶 2023-12-15 51008 zt_ic222 2023-12-15 20:50
悬赏 [求助] 求助!!!!vivado选fpga时,这个型号中的civ是什么意思! - [已解决] attach_img kaw1 2023-5-13 71164 dalianmao小白 2023-12-15 18:19
[求助] 有人懂NAND gate下的贴近output的2个pn结的电压变化吗。 attach_img ETF6688 2023-12-15 1332 ETF6688 2023-12-15 13:35
[求助] Digital Arithmetic 这本书,有中文版的吗? attachment  ...234 bridgepons 2019-2-4 3811574 sutaotao2001 2023-12-15 12:19
[求助] 大佬们,新人刚入,想问一些关于cadance RC 的问题 新人帖 zgh99 2023-12-13 1319 zgh99 2023-12-15 09:42
[求助] 芯片电压和温度 blue_man 2023-12-13 3351 infortrans 2023-12-15 08:51
[资料] 数字IC设计 attachment  ...2 韩一飞 2021-3-13 154626 xdrxdr 2023-12-15 07:24
[求助] 以太网udp实验网络调试助手发不出数据 attach_img 569812499 2021-6-21 73755 zyhwl 2023-12-14 20:01
[求助] 有人知道p+ n和 n+ p在这里的区别吗 attach_img ETF6688 2023-12-14 5370 ETF6688 2023-12-14 15:53
悬赏 [求助] 如何用最少的晶体管实现如图,谢谢大佬 - [悬赏 600 信元资产] attach_img 缥渺星尘 2023-12-14 4484 数学必考150 2023-12-14 14:03
[求助] VCS 前端仿真出现Timing violation mrpp 2023-9-18 6967 flyfreee 2023-12-14 11:07
悬赏 [求助] vivado 生成bit,ila加载不出来 - [悬赏 200 信元资产] attach_img TUJzzz 2023-12-13 11000 TUJzzz 2023-12-14 10:46
悬赏 [求助] get_pins求助 - [已解决] watertree 2023-12-13 4420 watertree 2023-12-13 21:12
[求助] ModelSim和Cadence Virtuoso AMS对于同一段Verilog代码的结果不一样 nuobeierjiang 2023-12-13 0325 nuobeierjiang 2023-12-13 11:43
悬赏 [求助] tsmc 生成sram.v 后 用vcs前仿出现问题 - [已解决] attach_img GloriaMoran 2023-12-12 2400 GloriaMoran 2023-12-12 20:43
[求助] 前端DC综合时插入门控时钟cell,check_timing出现Timing_loop 许learner 2023-4-6 31076 shuai1997 2023-12-12 15:19
[原创] 时钟和数据的相位关系如何分析 新人帖 sunev 2023-12-12 0277 sunev 2023-12-12 15:15
[求助] 后仿真信号名中的反斜杠‘\’  ...2 gg9132qq 2010-12-27 116308 数学必考150 2023-12-12 10:25
[求助] spyglass 跟vcs区别在哪,spyglass好在哪 sducut 2023-12-11 0295 sducut 2023-12-11 13:55
[求助] 【求助+混仿】Testbench model调用Netlist module flscut 2023-12-4 2311 flscut 2023-12-11 09:08
悬赏 [求助] 求一份数字芯片验证文档模板 - [悬赏 100 信元资产] allen820 2023-12-8 3535 jiangnaner 2023-12-10 17:10
[讨论] Sigma-delta ADC中的DNL和INL有没有必要去关注和评估? 艾克0928 2017-9-12 95035 唐尹9560 2023-12-10 16:24
[原创] 异步电路设计-脉冲同步问题 attach_img 羽无芯 2022-4-6 31329 ustszl 2023-12-10 14:04
[求助] NC仿真过程中报错 jjooee 2019-3-4 31794 frank98 2023-12-9 16:06
[求助] 关于XIINX中BRAM实现puf问题 新人帖 attach_img liukywy 2023-12-8 2491 ICerRan 2023-12-9 15:16
[原创] systemverilog与功能验证 attachment 770498962 2018-6-15 42923 cmmjava 2023-12-9 14:03
[资料] Visio中IC设计常用的器件库 attach_img Yeannis 2023-8-3 3744 haizaolan 2023-12-9 12:31
[求助] 电路出现亚稳态,然后稳定下来是一个错误的电平该怎么办? attach_img  ...2 hanx 2023-9-21 131419 rvisk 2023-12-9 10:39
[原创] ptpx peak power 比 total power低 新人帖 jiebibiebi 2023-12-8 0277 jiebibiebi 2023-12-8 16:39
[求助] vcs+verdi仿真 doukuaiwangle 2023-12-7 4391 doukuaiwangle 2023-12-8 15:52
create_generated_clock命令的使用? gob2000 2006-9-8 77180 ariesxx 2023-12-8 15:36
[求助] DC综合之后,网表模块中逻辑消失。。。 许learner 2023-4-17 91097 CZB的筱 2023-12-8 11:27
悬赏 [求助] DFT里ATPG untestable问题的讨论,为什么某些buffer覆盖不到? - [悬赏 200 信元资产] attach_img IC菜鸟无敌 2020-11-26 22426 armyjiang 2023-12-8 10:51
悬赏 [求助] 请教一个关于时域信号如何计算dbm的问题 - [已解决] TUJzzz 2023-12-6 3523 TUJzzz 2023-12-8 09:42
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-29 02:47 , Processed in 0.019076 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块