设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)
收藏本版 (138) |订阅

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 19 |主题: 30076|排名: 8 

新窗 全部主题  最新  热门  热帖  精华  更多 
作者 回复/查看 最后发表
[资料] python硬件设计库MyHDL attachment  ...23456..18 iNostory 2017-12-7 17452526 dreamfly123123 2024-1-15 14:33
[原创] 孩子都能学会的FPGA：第一课——初识FPGA硬件编程 新人帖 attach_img chdaj58 2023-11-14 2400 liguchu 2024-1-15 11:24
[求助] 如何在verilog里定义小数，为什么我定义输入xy是小数在真正运行时自动取整？ sins17 2023-2-28 51168 sins17 2024-1-15 11:05
[求助] 有没有大神用synopsys的DWC_XGMAC arccosx 2024-1-15 0270 arccosx 2024-1-15 10:59
[求助] 新人问代码问题 attachment  ...2 wangyangcha 2017-5-21 187903 yuyu0907 2024-1-15 10:02
[求助] 进位旁路加法器的关键路径 attach_img zhujianhuax 2024-1-14 1438 kuangjianghua 2024-1-15 09:41
[求助] 在fc中综合时提示很多错误,不知道问题所在 gt2000 2022-5-25 41520 Jt_小舟 2024-1-15 08:51
[求助] PTM 22nm 的nominal Vdd 是0.8V，是否还可以工作在其它电压下 doudou6522 2016-9-6 42551 cxmmzz 2024-1-14 22:52
[求助] 滤波器 zhujianhuax 2023-12-4 4494 zhujianhuax 2024-1-14 17:36
[求助] SRAM尺寸设计 xduic 2024-1-2 2451 andyfan 2024-1-14 10:06
[讨论] 在存储器构建中，什么时候使用寄存器，什么时候使用SRAM  ...2 xujieming 2024-1-9 11763 kk2009 2024-1-14 09:47
悬赏 [求助] 综合时cell选用求助 - [悬赏 100 信元资产] watertree 2024-1-5 7524 watertree 2024-1-13 13:33
[讨论] debussy 如何加载 parameter文件？就是include里面的文件 feitengyu 2024-1-11 2350 gaurson 2024-1-12 20:46
[求助] sdfmax和sdfmin的区别？  ...2 绿茶盖儿 2013-5-31 127814 静心聆听 2024-1-12 15:07
[求助] Verdi导出RTL代码中instance路径 Blue_IC 2024-1-10 4417 夏尔 2024-1-12 10:43
[求助] .cshrc文件是干嘛的？  ...23 朱鹮2011 2015-8-3 2323221 夏尔 2024-1-12 10:16
[原创] Malogic FPGA Board 优惠活动 attach_img dodoee 2024-1-11 2370 dodoee 2024-1-12 08:18
[资料] SD2.0和3.0协议中文版 attachment  ...234 851018986 2016-10-12 3512507 scutlee 2024-1-11 21:54
[求助] 用DC逻辑综合的时候输入check_timing之后报错 thrallzy 2024-1-11 0338 thrallzy 2024-1-11 21:46
[求助] gcc吞语句问题 新人帖 realom 2023-11-17 1339 AlvinRolling 2024-1-11 20:34
[求助] 怎么在Modelsim里使用Notepad++ nuobeierjiang 2023-11-15 2424 AlvinRolling 2024-1-11 20:32
[求助] Synopsys综合前RTL级功耗仿真 南波湾001 2023-12-6 2543 AlvinRolling 2024-1-11 20:24
[求助] 数字电路如何从门级反推行为级 Mrikato 2024-1-2 3417 AlvinRolling 2024-1-11 20:12
[求助] vcs编译时钟频率求助 Aaronlmy 2023-12-29 2407 AlvinRolling 2024-1-11 20:11
[求助] POR和BOR的区别 Alex_Liu95 2024-1-10 1555 freemanhans 2024-1-11 16:46
[求助] AHB总线multi-cycle问题 attach_img  ...2 jiajie0628 2021-6-15 143386 zsj230713 2024-1-11 10:31
[解决] Verdi打开filelist问题 kyaaaa 2024-1-10 4390 kyaaaa 2024-1-10 17:23
[原创] 基于FPGA的千兆以太网UDP 硬件协议栈 attachment digest  ...23456..16 eebinqiu 2016-2-15 15961729 im.leo 2024-1-10 16:45
[求助] error: too many initializers sins17 2024-1-10 0232 sins17 2024-1-10 15:06
[资料] 如何以硬件思维看穿你的verilog attachment  ...23456 MACROY 2018-1-23 5113958 sugarlovestudy 2024-1-10 14:11
[解决] 代码综合以后，资源没有or 不显示是什么原因 attach_img 西西在冰城 2024-1-10 0396 西西在冰城 2024-1-10 10:55
[解决] Verdi可以不通过vcs编译直接看code吗 kyaaaa 2024-1-9 2483 kyaaaa 2024-1-9 20:39
[求助] 纯组合逻辑的模块在时序路径中的约束 新人帖 打不出空白 2024-1-9 1370 莫名晴天 2024-1-9 17:15
[求助] 有关set_max_delay的疑问，请指教 attach_img geff 2021-8-5 41990 打不出空白 2024-1-9 16:37
[求助] verilog的$display能控制打印字符的颜色吗 attach_img  ...2 wenjohnny 2020-4-28 104623 Hillusionary 2024-1-9 13:28
下一页 »
1 ...101112131415161718... 860下一页
 返 回 发新帖

快速发帖

还可输入 120 个字符
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /3 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-23 17:19 , Processed in 0.024069 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块