在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
全局置顶 隐藏置顶帖 ISSCC2024 Session Digest PPT Short-Course  ...2345 james2007 2024-2-23 4416245 funnyang3311 昨天 15:20
全局置顶 隐藏置顶帖 从RTL到GDSII IC设计、IP协同管理专属培训(五星级酒店 南京 苏州 上海 合肥 杭州 等 attach_img jackzhang 5 天前 0474 jackzhang 5 天前
全局置顶 隐藏置顶帖 忆阻器、第三代半导体等半导体材料与器件讲坛(资料+视频) jackzhang 2024-3-8 09045 jackzhang 2024-3-15 09:26
全局置顶 隐藏置顶帖 创芯大讲堂新课上线《DFT 设计与实现》限时75折 attach_img 创芯讲堂运营 2023-11-15 610261 sutaotao2001 2024-2-17 13:03
  版块主题   
[原创] 最全Synopsys DC综合流程教程附DC综合脚本 attach_img  ...23456..9 1581689220 2020-2-26 8220710 on123ls 2 小时前
投票 [讨论] 对于1bit信号,例如复位信号取反,使用 ~ 还是 !  ...2345 PayPal 2022-7-22 458266 jl1374141105 2 小时前
投票 [求助] 华为海思&MTK&龙芯&华芯通&上海复旦微电子&高拓迅达  ...23456..18 komatsu001 2016-10-27 175110821 Trlest 2 小时前
投票 [调查] 数字IC设计硕士年收入起薪调查,自2020年起~ attach_img  ...23456..7 杰克 2021-7-10 6432625 wangchenglong 2 小时前
[原创] CXL 2.0协议  ...23456..10 麦林炮娘 2020-11-22 9314372 chaoqu 2 小时前
[原创] spyglass check rules文档仅供大家一起学习 attachment  ...23 licongkai 2023-2-17 202140 signal951 3 小时前
[讨论] OR New fangwang85 昨天 18:49 299 fangwang85 4 小时前
[原创] 用FPGA实现简单的UDP/IP通信 digest agree  ...23456..19 dogbear2245 2017-1-16 18173421 zxr789 昨天 22:30
[资料] 《用于VLSI模拟的小尺寸MOS器件模型 理论与实践》,电子书下载 新人帖 attachment  ...2 qaaz 2020-12-8 155322 零点61吧 昨天 20:40
[求助] 求助!cadence的simvision中的波形如何设置成2进制的? 大容子 2024-3-14 3138 大容子 昨天 19:44
[资料] Verilog超详细教程 attachment  ...23456..32 zxopenwgb 2016-9-18 31770014 seayang811 昨天 18:06
[讨论] 异步复位同步释放和软复位 New scutlee 昨天 17:50 079 scutlee 昨天 17:50
[原创] low power RTL 设计优化 attach_img digest  ...23456..30 yaya126 2017-9-9 295125021 ty_xiumud 昨天 17:50
投票 [调查] 你用cadence工具多还是synopsys工具多?  ...23456..10 netshell 2018-4-17 9845515 Lotusy 昨天 17:20
投票 [讨论] 数字设计的你们都在用什么编辑器做coding呢 新人帖 attachment  ...23 茶艾 2023-11-22 212110 murphy522 昨天 17:09
[讨论] 如果用到时钟的下降沿会有什么影响??? New scutlee 6 天前 6201 xhopo 昨天 16:35
[讨论] 问个问题,1个clock和两个经过PLL产生的clock  ...2 New scutlee 5 天前 12201 xhopo 昨天 16:32
[讨论] 假如芯片只有一个PLL,又要做clock gate New scutlee 昨天 09:46 4202 EEDong 昨天 15:30
[求助] 烧录失败 New spring_biubiu~ 昨天 15:00 036 spring_biubiu~ 昨天 15:00
[资料] New Crack MentorGraphics HDS_2021、Precision 2020、Modelsim 2021、QuestaSim 2021 attachment  ...23456..7 ricvadim 2022-1-31 6511107 yuanwolf2008 昨天 14:20
投票 [讨论] 作为IC设计的你,实际coding的时间占你工作时间的多少?  ...2 Mr.F_zyd 2023-10-18 153218 weimej33 昨天 11:14
投票 [调查] FPGA/数字IC从业人员大家更倾向于定居哪个城市  ...234 senasdf 2022-7-19 3313598 binnq 昨天 11:14
[原创] ip交流  ...23456..23 Beninggg 2023-8-7 2225461 Beninggg 昨天 10:37
[原创] Xcelium/Jaspergold License 新人帖 attach_img  ...23456..15 dogor1 2019-4-19 14643168 eng_moh 昨天 07:32
[原创] PCIE x4 Gen2 高速数据传输, 包括所有源代码,驱动和PC端程序 attach_img digest agree  ...23456..308 gvi-tech 2015-12-21 3079301490 eng_moh 昨天 07:25
悬赏 [资料] 求s家cxl ip的databook~ - [已解决] attachment  ...2 lanren001 2022-3-28 122493 wang21202 前天 22:09
[原创] 最近写了一个psram controller whatismoney 2024-1-15 3465 A-tian 前天 21:34
投票 [调查] Altera Quartus你在用哪个版本?你认为最稳定的版本?  ...23456..14 vistaman 2014-9-25 14057734 andrew10 前天 18:14
[求助] !!求Verilog中case功能的综合优化算法!! 新人帖 attachment New YYTS 前天 17:49 196 YYTS 前天 17:50
悬赏 [求助] 求助 HBM2 High Bandwidth Memory JESD235B/JESD235C spec - [悬赏 100 信元资产] attachment  ...2 tonyho0119 2020-5-29 135509 franklu1227 前天 11:03
[资料] 2015_Formal_Verification_An_Essential_Toolkit_for_Modern_VLSI_Design attachment New 思慕悟言 3 天前 090 思慕悟言 3 天前
[原创] 如何学好数字IC前端设计 新人帖  ...2 战绽 2024-3-14 14481 战绽 3 天前
[求助] 如何自动对异步fifo进行功能验证? 钢铁孙 2017-4-4 53358 亮晶晶~ 3 天前
[资料] PCIE协议GEN2~GEN4汇总 attachment  ...23456..11 xiao_jie 2017-7-11 10026842 花心刺猬 3 天前
投票 [统计] 应届生毕业工作意愿方向调查 agree  ...2 固执的寻觅 2019-10-13 1913333 a2532927 4 天前
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /3 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-16 13:43 , Processed in 0.020400 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块