FPGA/ASIC/IC前端设计

[ 24846 主题 / 140297 回复 ]

版块介绍: FPGA,ASIC设计讨论及技术交流专区

版主: shiyinjita, HADIST, everhappy, yadog, tangyutao, neoitachi, dlb05061131, chinafpga, acgoal, guofu2010, arthur_wang_orz

收起/展开

本版规则

讨论区只允许讨论交流不允许上传资料,更不允许任何形式的灌水!

FPGA/ASIC/IC前端设计

 类型 作者/时间 回复 查看 最后发表
common   [求助]关于FALSE PATH的问题请教下大家 IC.Michael 2017-11-13 3/376 IC.Michael 2017-12-11 23:40
common   [求助]关于Altera FPGA采用MAX器件实现动态加载的问题  ...23 IC.Michael 2017-10-16 23/778 IC.Michael 2017-12-11 23:38
common   Bitcoin miner 随笔 附件 精华 1 yintengfei 2014-6-27 4/1226 Ryggeor 2017-12-11 23:25
common   [求助]DC综合出的verilog网表导入cadence不太对 图片附件 长河柱天 2017-12-11 1/146 长河柱天 2017-12-11 22:09
common   [求助]DC report_area -hierarchy xxxx 报错 dyytx 2017-12-11 0/112 dyytx 2017-12-11 20:04
common   [求助]ncverilog设置求助 wangbowen1995 2017-12-8 1/175 wangbowen1995 2017-12-11 16:51
common   [资料][PCIe]入门书籍: PCIE标准 附件 lijiangpeng 2015-5-2 9/1176 黑色快乐 2017-12-11 15:17
common [求助]NCverilog 综合后防问题  ...2 lddyx123 2014-4-28 11/2853 拾西 2017-12-11 14:35
common 悬赏 [求助]求助<Verilog数字VLSI设计教程>lab中的工艺库及DC软件设置 - [已解决] 附件  ...23 sunshine7706 2013-10-9 22/2781 拾西 2017-12-11 14:01
common   [求助]vivado ILA调试问题 成谶 2017-12-11 0/189 成谶 2017-12-11 11:02
common   [求助]if clk' event and clk='1'中clk上的单引号是什么意思? wjxh950210 2017-12-10 1/209 zsftm 2017-12-11 10:55
common   [求助]SATA COMRESET时,tx差分线上到底是什么样的 wangjun403 2017-12-6 5/188 wangjun403 2017-12-11 10:37
common   [资料]STK学习资料分享 附件  ...2 damugua 2014-5-24 15/1587 菜鸟要飞 2017-12-11 09:18
common   [求助]跪求memory compiler生成的 一些存储器的行为级模型 baorihui 2017-12-7 1/320 baorihui 2017-12-10 23:05
common [求助]输入端口激励问题,跪求  ...2 petrel87 2016-5-10 12/731 raga21 2017-12-10 15:55
common   [求助]关于formality,cannot link cell gongfugod 2011-12-1 4/1681 raga21 2017-12-10 15:38
common   [原创]synopsys syn.2013.12-SP5-9_amd64 & common 附件 guruzoa_naver 2015-7-5 4/731 raga21 2017-12-10 15:07
common   [求助]GTX GTH通信问题 wtl121 2017-12-8 1/174 churchmice 2017-12-10 13:17
common   [讨论]Verilog中状态机编码方式的选择:二进制编码、格雷码编码、独热码编码 besideyou 2015-10-5 6/814 iNostory 2017-12-9 22:23
common   [求助]关于14443中PICC发送数据时候的前导参数设定TRO,TR1 851018986 2017-11-21 5/274 xcan2012 2017-12-8 23:32
common   [求助]sparton6 rapidIO IP核改波特率怎么改参数 wxxhit 2017-12-8 0/153 wxxhit 2017-12-8 21:58
common   [求助]数字前段设计需要学脚本语言吗?  ...23 109010118 2012-11-14 22/5226 charlie_zhang 2017-12-8 21:16
common   [求助]哪位大哥做过Sar ADC的数字补偿算法啊,求帮助。 jiananlion 2011-11-7 8/1761 ralphtwtw 2017-12-8 11:19
common [原创]R8051XC2的OCDS调试接口 McuPlayer2013 2016-10-16 5/635 McuPlayer2013 2017-12-8 09:55
common   [原创]为Java在SystemVerilog中的原配地位正身 附件  ...2 chlalex 2013-4-5 10/2049 asdGJD 2017-12-8 09:29
common   [求助]请教大家关于pll的一个问题 hgh273747 2017-12-4 4/236 ydfq128 2017-12-7 22:27
common   [求助]请教,synplify综合中出现Latch-throughs are inserted... ljxrsly 2017-12-7 0/206 ljxrsly 2017-12-7 15:33
common   [讨论]有没有使用leon3核的FPGA ldl8023 2016-11-18 2/277 dreamfly123123 2017-12-7 13:07
common   [求助]关于FIFO工作异常的问题  ...2 jours 2017-11-19 19/557 yypeng 2017-12-7 11:06
common   [转贴]特权同学倾情奉献9G海量FPGA学习资料 goodbey155 2016-5-23 6/816 goodbey155 2017-12-7 10:19