FPGA/ASIC论坛讨论

[ 24664 主题 / 139028 回复 ]

版块介绍: FPGA,ASIC设计讨论及技术交流专区

版主: shiyinjita, HADIST, everhappy, yadog, tangyutao, neoitachi, dlb05061131, chinafpga, acgoal, guofu2010, arthur_wang_orz

收起/展开

本版规则

讨论区只允许讨论交流不允许上传资料,更不允许任何形式的灌水!

FPGA/ASIC论坛讨论

 类型 作者/时间 回复 查看 最后发表
common   [求助]求助关于NangateOpenCellLibrary库的综合  ...2 whitelie.wen 2010-10-21 11/4779 Desingman 2017-10-21 16:34
common   [原创]xilinx h264解码ip core wsdgja 2017-7-24 6/272 branch 2017-10-21 16:30
common   [求助]verilog中逻辑运算、比特运算和缩位运算有什么区别呢?谢谢 哈哈1234 2017-10-21 0/150 哈哈1234 2017-10-21 15:34
common   [原创][Source_Code]Algorithms_for_Image_Processing_and_Computer_Vision 附件 h9f3 2017-10-20 1/135 qladxk2008 2017-10-21 11:02
common   [资料]Xilinx 第三方 RAID IP iter_1 2017-5-16 5/268 pumpkin 2017-10-21 10:52
common   [原创]The Multigrid Problem-Solving Algorithm 附件 h9f3 2017-10-20 1/139 johnsany641 2017-10-21 09:34
common   [求助]在xilinx V7 FPGA 实现PCIe设备,软件进行大量数据传输时(1GB写)的问题? mjl-0708 2017-6-13 1/176 376306300 2017-10-21 09:09
common   [讨论]提供jesd204 激活license,适应最新vivado2017.1版本 怒放的_生命 2017-10-10 3/278 一线的小码农 2017-10-21 02:26
common   [调查]SRAM的读问题 Dream_cluster 2017-10-19 5/157 t28user 2017-10-20 22:44
common   [原创]Comparison of VHDL, Verilog and SystemVerilog 附件 h9f3 2017-10-20 0/165 h9f3 2017-10-20 21:38
common   [求助]求tft lcd source driver的verilog代码 wangyangcha 2017-10-20 0/123 wangyangcha 2017-10-20 19:50
common   [求助]如何在我的RTL代码中调用Designware中的ip库?  ...23 clp510 2012-9-27 21/6859 星垂晓雾 2017-10-20 14:31
common   [原创]How do we make trigger signal in verilog? h9f3 2017-10-19 1/157 mufengck 2017-10-20 13:40
common [求助]一片FPGA使用多个microblaze软核的方法 dddk 2017-10-9 1/201 yydianzi 2017-10-19 17:30
common   [求助]SRAM型FPGA做ESD放电试验时会不会发生类似单粒子效应的配置存储器的翻转 sujingaaa 2017-10-18 2/130 sujingaaa 2017-10-19 13:03
common   [解决]Can we make (POR) using digital logic only ? h9f3 2017-10-18 2/139 h9f3 2017-10-19 11:49
common   [讨论]srio学习笔记,FPGA与DSP之间的SRIO通信。 qiurijian 2017-10-12 5/311 qiurijian 2017-10-19 11:48
common   [原创]基于FPGA的静态图片显示 图片附件 ninghechuan 2017-10-11 4/221 ninghechuan 2017-10-18 21:16
common   [资料]SDRAM时序控制技术文档 附件  ...2 马玉奇 2016-11-24 10/590 temp15555 2017-10-18 19:11
common   [求助]关于set_input_delay和set_output_delay 图片附件  ...23 sages 2012-5-10 27/9382 fangwang85 2017-10-18 18:47
common   [求助]altera的ddr 控制器工作不稳定 chriscdl 2016-3-15 4/331 荒漠小草 2017-10-18 17:13
common [原创]Xilinx ISE官方IP可以解密源码了  ...23 Student 2014-12-29 23/5135 dada1543 2017-10-18 17:07
common   [解决]How does HDMI implement with Xilinx board? h9f3 2017-10-16 1/198 chris2017 2017-10-18 14:18
common   [求助]read_vcd -strip_path ... x.vcd dyytx 2017-10-18 1/271 atlandis 2017-10-18 14:05
common   [解决]How do we design SRIO? h9f3 2017-10-12 3/224 h9f3 2017-10-18 13:57