FPGA/ASIC论坛讨论

[ 24482 主题 / 138037 回复 ]

版块介绍: FPGA,ASIC设计讨论及技术交流专区

版主: shiyinjita, HADIST, everhappy, yadog, tangyutao, neoitachi, dlb05061131, chinafpga, acgoal, guofu2010, arthur_wang_orz

收起/展开

本版规则

讨论区只允许讨论交流不允许上传资料,更不允许任何形式的灌水!

FPGA/ASIC论坛讨论

 类型 作者/时间 回复 查看 最后发表
common   [求助]求primetime 脚本的模板及详解 hxy110 2017-7-30 1/153 swary 2017-7-31 10:38
common [讨论]准备用AMD ryzen 5 1500x的cpu 来跑vivado ,好不好? hongfeng575 2017-7-31 0/132 hongfeng575 2017-7-31 08:42
common   [求助]请教:如何在microblaze和硬件电路之间共用一个bram? 禅师1988 2012-5-21 2/6054 zywttt 2017-7-30 23:22
common   [求助]XINLINX 7系列FPGA要和TI 6414连接 monsterkaifa 2017-7-30 0/170 monsterkaifa 2017-7-30 00:01
common   [求助]穿过clock gating之后的时钟需要在sdc重新定义时钟吗(需要generate clock)? dyytx 2017-7-29 1/182 dongyanan 2017-7-29 22:52
common   [求助]SRAM的乒乓操作 Dream_cluster 2017-7-29 0/147 Dream_cluster 2017-7-29 18:40
common   [资料]【强烈推荐】***SunBurst 论文合集*** 附件  ...23 Felix_ZYF 2016-1-25 24/1205 smrecnik 2017-7-29 15:36
common   [求助]ISOP补偿滤波器系数计算问题 图片附件 mysoul 2017-7-12 5/235 mysoul 2017-7-29 14:54
common   请教一下DC中target_library和link_library的区别?  ...23 craftfox 2004-9-8 26/9662 消逝时光 2017-7-29 13:40
common [资料]对于DC中set_multicycle_path命令的理解 snq31418 2017-7-28 4/243 江山无限辉 2017-7-29 12:39
common   请教signal tap ii的使用 hegangben 2009-7-2 3/2790 tezhi 2017-7-29 07:47
common   [求助]xilinx IPCORE 解密求助 chyeah 2017-7-27 4/200 asaa 2017-7-28 21:15
common   [原创]NotePad++ verilog 编辑增强版插件 图片附件  ...23 lich6612 2016-10-7 24/1580 mlx21012 2017-7-28 17:42
common   [求助]求助:Mbist相关lab资料  ...2 bobxx1234 2010-5-12 12/2126 x0070481 2017-7-28 16:41
common   [求助]ISE里这个语句能否被综合? colorfulstar010 2017-7-27 1/152 wythelin 2017-7-28 16:24
common   [求助]verilog(or SV)在run simulation时,可以访问到系统的物理内存里面的数据吗? asic_service 2017-7-28 2/170 asic_service 2017-7-28 14:07
common   [求助]求助帖,FPGA,前仿真 图片附件  ...23 newlearner1 2017-7-23 22/447 gaurson 2017-7-28 13:47
common   [原创]ADC7606代码verilog版 附件  ...2 xianrenwang 2017-5-13 11/472 陆琦 2017-7-28 13:40
common   [求助]关于eMMC HAORUIMIN 2017-7-22 3/227 E_career 2017-7-28 12:12
common   [讨论]延时不同 hxy110 2017-7-26 2/98 hxy110 2017-7-28 11:42
common   [求助]verilog转blif或者edif转blif z199012309z 2017-7-28 0/127 z199012309z 2017-7-28 10:18
common   [求助]最近在做基于FPGA的nor FLASh 控制器设计,有点问题还望指点! 附件 醉恋秋枫 2012-4-21 9/3152 荒漠小草 2017-7-28 09:38
common   [求助]Altera PCI核调试lt_framen无法置低数据无法读写 图片附件 make1573 2017-3-7 5/245 土门 2017-7-28 09:20
common   [求助]DC和PT中的时序约束是同一个吗?  ...2 flyingsheep 2013-3-25 15/6027 Zhangzheh 2017-7-28 08:36
common   [求助]求教DEMOS和LDMOS的工作原理 附件  ...2 seuzhangrui 2013-9-1 10/4135 xiaowenrun 2017-7-27 11:59
common   [原创]600页的FPGA设计指南(中文版) 附件  ...23456..11 rousong1989 2013-7-16 109/8335 努力的小七 2017-7-27 11:49
common   [求助]xilinx ddr2 ip使用求助 附chipscope波形 图片附件 wowlxsoul 2017-7-23 6/217 y23angchen 2017-7-27 11:02
common   [求助]有大神由EMMC的Verilog程序吗 HAORUIMIN 2017-7-27 0/209 HAORUIMIN 2017-7-27 09:43
common   [资料]高效率编写testbench 附件  ...2 John8023 2016-9-24 14/694 kevinbaiwls 2017-7-27 09:21
common   [原创]直流电机PWM产生电路,Verilog实现 附件 精华 3  ...2 xinzaihenhao 2015-10-4 12/1065 my8310291 2017-7-27 09:07
common   [求助]FPGA控制W5500初始化错误 图片附件 Charis_T 2017-7-26 0/79 Charis_T 2017-7-26 22:52
common   [原创]请教关于配置w5500的配置问题 图片附件 小相 2016-12-3 2/369 Charis_T 2017-7-26 22:47
common   [资料]The_Zynq_Book_ebook_chinese 图片附件 chenjun1234 2017-7-25 1/79 apteye 2017-7-26 21:50
common   [资料]覆盖率资料 附件 sjs132 2017-7-24 2/132 huxiaozhu 2017-7-25 09:32
common   [求助]请教一个PHY芯片的问题,调试的时候出现的问题 图片附件  ...2 wjk2009 2014-7-11 18/6972 江山无限辉 2017-7-25 09:21
common   [原创]xilinx h264解码ip core wsdgja 2017-7-24 3/179 wsdgja 2017-7-25 09:19
common   [求助]需要综合器件9.6.2 的synplify没有,请问解决方法 18813292959 2017-7-25 0/78 18813292959 2017-7-25 01:21
common   [求助]verdi软件使用,波形背景颜色 附件  ...23 9065574912 2014-12-22 26/3587 arccosx 2017-7-24 22:56
common   [求助]对FPGA设计做formality过程中遇到的一点问题 odielpx 2011-10-30 7/1857 justfigo 2017-7-24 22:51
common [转贴]异步同步复位 附件 sjs132 2017-7-24 0/106 sjs132 2017-7-24 21:34
common [招聘]基于zynq的支持X4 Gen2 RC PCIE - [阅读权限 10] lmyapple 2017-7-23 3/105 fanwei0722 2017-7-24 18:20
common   [求助]wire型变量加 (*KEEP="TRUE"*) 依然被优化 3008202060 2017-7-7 2/208 星见 2017-7-24 17:24
common   [原创]解决“Design Compiler is not enabled. (DCSH-1)”问题 附件  ...23456..14 RainskyXiang 2010-9-17 132/35539 、窝里康 2017-7-24 17:10
common [解决]关于synopsys的scl 11.4在ubuntu10.04中的安装问题  ...2 daileyu 2013-6-3 12/1890 常夜 2017-7-24 16:36
common   [求助]bash: ./lmgrd: /lib/ld-lsb.so.3: bad ELF interpreter: 没有那个文件或目录 海阔天空hou 2014-12-22 6/2377 常夜 2017-7-24 16:18
common   [求助]crc实现 图片附件  ...2 574920045 2013-6-6 19/4613 myfpga 2017-7-24 16:12
common   [求助]FIFO ip最后一个数据会在下一个读出周期读出 图片附件  ...2 soledad_chao 2016-9-23 18/633 lxq124lxq 2017-7-24 14:25
common   [资料]全局时钟资源的使用方法(转载) wsz561208 2015-10-22 5/646 kevinbaiwls 2017-7-24 12:59
common   [求助]自己写的UART自发自收有问题,请高手指教 附件  ...2 heningbo 2011-3-11 19/2847 殷工 2017-7-24 12:15
common   [求助]slack为负,为啥经过每个cell的延迟都挺大  ...2 tbag12345 2010-8-10 14/3852 liuc110 2017-7-24 12:00