FPGA/ASIC资料共享

[ 23326 主题 / 671904 回复 ]

版块介绍: FPGA,ASIC设计资料分享专区

版主: dlb05061131, xinu2009, buley, pengyongche, tangyutao

收起/展开

本版规则

b]1. 请上传附件分包大小设置到14M~15M内

FPGA/ASIC资料共享

 类型 作者/时间 回复 查看 最后发表
common   [资料]Cadence IC5141 非常详细的安装教程以及资料 附件  ...23456..16 macherie 2014-4-17 157/16077 zenyudadi 昨天 11:08
common   [资料]静态时序分析(Static Timing Analysis)基础与应用 附件  ...23456..9 fpgawuhan 2016-1-21 81/3369 xiaofengyu1234 昨天 10:50
common [资料]SV(systemverilog)验证资料合集 附件  ...23456..15 jerome555 2010-5-7 144/15551 xiaohaolaoda 昨天 10:27
common [资料]我收集的几本关于FPGA ip核设计开发的参考书 附件  ...2345 yeyazi 2017-6-18 43/1238 mrbeen 昨天 09:46
common   异步FIFO设计(流程图,代码,详细讲解) 附件  ...23456..104 sun_ic 2009-1-16 1039/56600 mrbeen 昨天 09:39
common   C程序设计语言(The C Programming Language)完美经典原版第二版 附件  ...23456 stoneic20 2009-7-17 56/5082 chyl 昨天 09:27
common [资料]C程序设计语言(第2版_新版) 附件  ...2345 CunjieSong 2010-4-18 47/4253 chyl 昨天 09:26
common   [资料]Synopsys和Cadence最新软件网盘分享(13年5月更新) 图片附件  ...23456..144 504472832 2012-7-2 1433/277451 zxcvbnm1234174 昨天 04:51
common   [资料]HDL Designer 2015 和 Modelsim 10.4 (2014) 的破解版本下载 附件  ...23456 JoyShockley 2016-9-11 51/3819 cp1927 昨天 01:34
common   [资料]Synthesizing HDL Using LeonardoSpectrum 附件  ...2 hossam_fadeel 2012-10-21 10/848 inderjit 前天 21:47
common [资料]【下载】SystemVerilog专辑 附件  ...23456..452 genghis 2007-12-30 4510/2092385 jjftt 前天 21:46
common   [求助]求教下用visio画时序图选择哪个形状去画? zbsoso 2017-11-16 0/89 zbsoso 前天 21:26
common   [原创]Aldec ALINT v2008.06 for "2K/XP/Vista" Verilog 语法的设计规则检验器 附件  ...23456..7 900200 2010-1-14 61/6953 dreamfly123123 前天 20:15
common   [原创]Alint 2009使用说明 附件 oilsite 2010-2-26 9/1086 dreamfly123123 前天 20:05
common   [资料]ALTERA qsys资料,替代SOPC builder! 附件  ...2 luckylkun 2012-3-27 14/3076 dreamfly123123 前天 19:58
common   [资料]aldec active HDL 和 alint 培训资料文档和例子 附件  ...23 cwpersist 2013-8-25 27/7385 dreamfly123123 前天 19:57
common   [资料]高速数字设计 Howard Johnson著 沈立等译 附件  ...23 nihusheng 2012-1-6 26/2420 杨义 前天 19:37
common   [资料]2014spyglass CDC 培训讲义 附件  ...23456..12 aurora9325 2014-4-24 119/8104 ID2007 前天 17:47
common   8051core-Verilog.zip 附件  ...23 ching 2008-12-8 24/2122 XIYAN 前天 17:39
common [资料]【原创首发】FPGA设计技巧与案例开发详解(第2版) 附件  ...23456 yeyazi 2017-6-18 55/1441 gore523 前天 17:02
common [资料]Xilinx公司的精品资料:创造性地使用Block RAM,强烈推荐!!! 附件  ...23456..8 智慧棒 2012-3-2 74/7406 gore523 前天 17:00
common   [原创]UVM Basics UVM "Hello World" example 附件 h9f3 2017-10-19 5/276 gore523 前天 16:59
common   Understanding Clock Domain Crossing Issues 附件  ...23 phoenixfeng 2009-3-20 24/2595 crazytroll 前天 16:41
common   [资料]《高级FPGA设计+结构、实现和优化》steve kilts著 附件  ...2 凌憬 2017-11-8 17/308 chinest2010 前天 16:23
common   如何使用SYNOPSYS™ DesignWare 附件  ...23456..14 barry_li 2007-3-26 131/14039 smrecnik 前天 16:09