- Analog/RF IC 设计 版主招募 (8 篇回复)
- Analog/RF IC设计讨论版版规1.0版 (40 篇回复)
- pipeline ADC最后一级比较器设定 (4 篇回复)
- 你使用那套 simulation tool做 analog IC deisgn (36 篇回复)
- drain和source与body的breakdown voltage (1 篇回复)
- DAC寄生电容的问题 (1 篇回复)
- 工作时间长短 (36 篇回复)
- ESD保护和防天线效应用的Diode是一样么？原理有什么区别？ (17 篇回复)
- RFIC的战友们，都来晒一下自己的平均每月薪资范围吧 (83 篇回复)
- verilog AMS 混合信号仿真问题求助 (9 篇回复)
- calibre view, post-layout simulation, 后仿真, lvs reduce parallel mos, (11 篇回复)
- IC的战友们，都来晒一下自己的平均每月薪资范围吧 (320 篇回复)
- 你在IC模拟行业几年月薪不上万就准备换工作？ (87 篇回复)
- 用cadence仿真verilog_AMS，如何debug呀。 (9 篇回复)
- 用skill语言写程序去检查DRC的common file从哪方面入手？ (1 篇回复)
- tsmc工艺的蒙特卡诺分析 (2 篇回复)
- 接收机灵敏度计算问题 (0 篇回复)
- [求助] E-paper & it's driver IC (26 篇回复)
- 大家来说一说TSMC和SMIC 0.18um工艺的区别在哪里！ (64 篇回复)
- 目前电子行业从事哪种职业比较好？IC设计还是板级设计？ (0 篇回复)
- 有关运放offset电压仿真问题 (161 篇回复)
- 上海美资半导体公司amlogic 招聘电源IC（模拟）设计工程师 (0 篇回复)
- 模拟哪个模块最有挑战性 (169 篇回复)
- 算switched-cap的输出电容 (5 篇回复)
- 低压工艺如何提高器件耐压？ (0 篇回复)
- 差分比较器的翻转电平问题 (3 篇回复)
- 关于HSPICE仿真的一个奇怪现象 (13 篇回复)
- cadence里打开电路图一堆黄色叉叉 (0 篇回复)
- 对集成电路行业反向设计的一些看法 (5 篇回复)
- LPF仿真求教 (1 篇回复)
- 请教各位：用怎样产生伪随机码 (17 篇回复)
- 怎样提高pipeline adc的THD和SFDR (12 篇回复)
- 再发一个关于频率补偿的帖子，应该对大家电路设计和面试有帮助 (99 篇回复)
- 考博：：有了解 电子科技大学 马建国 教授的吗？ (42 篇回复)
- Mixer与后级滤波器的匹配问题 (3 篇回复)
- 求助职位的职业生涯规划 (0 篇回复)
- 最具潜力的IC职位投票 (300 篇回复)
- cadence 运行速度慢,如何解决? (3 篇回复)
- 斜坡发生电路结构 (0 篇回复)
- Virtuoso 614 layout automatic routing 窗口太长 (0 篇回复)