- 欢迎大家访问TI及XLINX 社区,获取额外积分！ (0 篇回复)
- 目前电子行业从事哪种职业比较好？IC设计还是主板级设计？ (2 篇回复)
- adv7341 (3 篇回复)
- 求助可综合的128*8的ram寄存器被reset为全零的写法 (0 篇回复)
- 该学哪门语言？SystemVerilog VS SystemC (25 篇回复)
- xilinx的工具ISE中有没有DDR2的IP内核呢 (16 篇回复)
- verilog 设计ram (2 篇回复)
- planahead打不开，有人遇到过么？ (5 篇回复)
- 4位计数器找错，谢谢！ (4 篇回复)
- 你是用VHDL还是用Verilog HDL？ (79 篇回复)
- Cadence支持多核仿真吗？ (5 篇回复)
- 用verilog写一个寄存器文件，testbench报错 (3 篇回复)
- centos 安装之后和主机只能单向拖动文件 (5 篇回复)
- 两个独立的license同时启动 (2 篇回复)
- 关于pci9056调试的问题 (1 篇回复)
- [求教]modelsim后仿真好几天都没解决的问题 (10 篇回复)
- 关于 伪随机序列发生器，有几个问题请教下 (11 篇回复)
- DC安装磨难记 (45 篇回复)
- 请教Modelsim仿真testbench中读二进制文件的方法 (3 篇回复)
- input delay /output delay ？ (25 篇回复)
- redhat软件更新问题 (1 篇回复)
- 请教一下，serdes和gtx是什么关系 (1 篇回复)
- 求cordic 资料 (5 篇回复)
- 有谁知道Apache公司RedHawk软件的价格 (1 篇回复)
- IUS9.2 在ubuntu11.04 下安装不成功 (7 篇回复)
- （原创）EditPlus 可以为Verilog，VHDL语法着色了！ (12 篇回复)
- 在RHEL5.4上安装成功Design Compiler 200809 现在给大家分享下 (58 篇回复)
- 请问suse系统可以安装VCS么？貌似SCL不识别 (1 篇回复)
- 求书：FPGA Simulation: A Complete Step-by-Step Guide (16 篇回复)
- 菜鸟请教：modelsim后仿真的时钟周期和综合结果的Fmax有什么关系？ (0 篇回复)
- 如何进行版图的功耗分析？ (4 篇回复)
- dc 安装完成 请问怎么工艺库安装 是否直接解压就行？ (8 篇回复)
- 不同版本的synopsys license之间如何整合呢？ (4 篇回复)
- win7 ubuntu11.04双系统上成功安装synopsys DesignCompiler2008.09及相关软件 (21 篇回复)
- Altera DDR2 controller问题求助 (1 篇回复)
- DC0509 setup problem! (8 篇回复)
- synopsys.Design.Compiler.2000.v5 安装步骤（经XP验证） (4 篇回复)
- 急！！请教关于xilinxV5DCM使用问题，请高手指点一下。 (2 篇回复)
- amd64是什么意思？ (6 篇回复)
- vcs内部新增了vera么？ (5 篇回复)