- 关于发帖问问题的一点倡议！ (4 篇回复)
- 上海IC设计公司介绍， (62 篇回复)
- 数字后端 FAQ （编写到APR） (70 篇回复)
- clkbuf与buffer有啥不同啊？ (7 篇回复)
- 华虹3V 0.35的基本单元DIFF的延时都要ns级？难道要换工艺？ (1 篇回复)
- 大家能聊聊post-CTS时序优化的话题吗？ (1 篇回复)
- CTS求助 (9 篇回复)
- 我对后端的看法 (19 篇回复)
- 大家都使用SSTA吗？ 好像还都是STA分析timing吧。 (5 篇回复)
- ICC做MCU后端设计数字模拟power定义 (0 篇回复)
- 如何使用Milkyway 产生memory的Milkway lib (1 篇回复)
- ICC中derive_pg_connection -reconnect (6 篇回复)
- 版图后PT分析的时序没有问题，可是后仿真时却出现了问题！ (10 篇回复)
- signoff和真正tapeout区别大吗？ (5 篇回复)
- 关于calibre的lvs问题？ (4 篇回复)
- 数字后端新手从哪里入门？ (11 篇回复)
- 为什么clock.ctstch中时钟周期为负？ (3 篇回复)
- 请教几个关于dummy的问题 (3 篇回复)
- DFTC的脚本命令 (5 篇回复)
- 关于calibre的lvs问题？ (2 篇回复)
- 数字电路标准单元库特征化注意事项 (8 篇回复)
- nxtgrd是什么文件包含什么信息呢？ (1 篇回复)
- ITF文件是否没有办法直接应用 (6 篇回复)
- 用Mikyway把ITF转为TLU+时报错~求助 (5 篇回复)
- LOCV 的定义 (5 篇回复)
- Cadence 工艺库 (3 篇回复)
- 怎么样才能提取准确的spef文件？ (10 篇回复)
- ITF转TLU+ (8 篇回复)
- 【已解决】有人碰到过Calibre LVS通过但流片出来VDD和VSS短路的情况吗? (29 篇回复)
- formality后出现Loop的问题该怎么fix阿～～求助～～ (4 篇回复)
- 后端面试--每日一题（014） (10 篇回复)
- PT分析DC综合后版图前的时序 (7 篇回复)
- 求助，IC compiler执行的时候，停止显示log，进程也被停止 (3 篇回复)
- calibre执行lvs，port不匹配问题 (4 篇回复)
- 芯片的动态电流 (4 篇回复)
- 请教LVS中的global问题 (8 篇回复)
- 关于TSMC STANDARD CELL LIBRARIES购买 (18 篇回复)
- 只有ict文件，怎么样生成tch文件？ (3 篇回复)
- 关于calibre 的mergre问题 (1 篇回复)
- synthesis problem (3 篇回复)